eda課程設(shè)計(jì)報(bào)告--出租車計(jì)價(jià)器(參考版)
2025-01-20 13:13本頁面
【正文】 6 參考文獻(xiàn)（1）黃智偉. FPGA系統(tǒng)設(shè)計(jì)與實(shí)踐 電子工業(yè)出版社 （2）焦素敏. EDA課程設(shè)計(jì)指導(dǎo)書 河南工業(yè)大學(xué) （3）焦素敏. EDA技術(shù)基礎(chǔ) 清華大學(xué)出版社 （4） 西安電子科技大學(xué)出版社 （5） 清華大學(xué)出版社 （6） 高等教育出版社 心得體會(huì)。就遺憾的沒有進(jìn)行硬件驗(yàn)證。下載完成后便可進(jìn)行硬件驗(yàn)證和調(diào)試。圖３ QuartusII 軟件的開發(fā)流程（２）仿真波形圖 圖４ 等待判別模塊波形圖 圖５ 里程值計(jì)算模塊波形 圖６ 等待時(shí)間計(jì)算模塊波形圖 圖７ 計(jì)價(jià)值模塊波形圖 圖８ 譯碼模塊波形圖 圖９ 頂層文件波形圖5 硬件調(diào)試與結(jié)果分析通過對(duì)設(shè)計(jì)電路的分析，鍵3對(duì)應(yīng)于START輸入信號(hào)，WCLK對(duì)應(yīng)于CLK2，CLK1對(duì)應(yīng)于CLK0，八個(gè)數(shù)碼管作為等待時(shí)間、里程值和計(jì)價(jià)值的顯示用。Quartus II 設(shè)計(jì)軟件根據(jù)設(shè)計(jì)者的需要提供了一個(gè)完整的多平臺(tái)開發(fā)環(huán)境，它包含整個(gè)FPGA 和CPLD設(shè)計(jì)階段的解決方案。Quartus II 集成環(huán)境包括以下內(nèi)容：系統(tǒng)級(jí)設(shè)計(jì)、嵌入式軟件開發(fā)、可編程邏輯器件(PLD)設(shè)計(jì)、綜合，布局和布線、驗(yàn)證和仿真。將等待時(shí)間ＤＤＳＪ、里程值ＬＣＺ和計(jì)價(jià)值ＪＪＺ的百位十位個(gè)位轉(zhuǎn)換成ＢＣＤ碼，通過譯碼器在七段數(shù)碼管中顯示出來。 等待時(shí)間譯碼顯示 LCZ1=CONV_INTEGER(LCZ)。BEGIN DDSJSX=DDSJ(7 DOWNTO 4)。ARCHITECTURE ART OF YIMA1 IS SIGNAL LCZ1 : INTEGER RANGE 0 TO 99 。 LCZSX,LCZGX,DDSJSX,DDSJGX,JJZBX,JJZSX,JJZGX:OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。 JJZ:IN INTEGER RANGE 0 TO 9999。USE 。USE 。由行駛里程和等待時(shí)間，再根據(jù)計(jì)費(fèi)標(biāo)準(zhǔn)進(jìn)行計(jì)價(jià)值ＪＪＺ的計(jì)算。 JJZ=JFZ1。END IF。 END IF。 ELSIF LCZ13 THEN JFZ1=30+(LCZ13)*10+DDSJ1*。 ELSIF LCZ1=3 THEN 車行駛中的費(fèi)用計(jì)算 JFZ1=30。139。 DDSJ1=DDSJ2*10+DDSJ3。 里程值 DDSJ2=CONV_INTEGER(DDSJ(7 DOWNTO 4))。 SIGNAL LCZ1,DDSJ1,DDSJ2,DDSJ3 : INTEGER RANGE 0 TO 199。END ENTITY JFZ。 DDSJ:IN STD_LOGIC_VECTOR(7 DOWNTO 0)。ENTITY JFZ IS PORT(START: IN STD_LOGIC。USE 。（5）計(jì)費(fèi)值模塊計(jì)費(fèi)模塊LIBRARY IEEE。當(dāng)DDBZ=‘0’時(shí)，汽車處于行駛過程中，根據(jù)ＷＣＬＫ脈沖（汽車行駛１Ｍ產(chǎn)生一個(gè)脈沖）計(jì)算行駛里程。LCZ=QMZ。 END IF。 當(dāng)行駛里程大于3Km時(shí)產(chǎn)生標(biāo)志信號(hào) END IF。；MZ:=“000000000000”；
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號(hào)-1