電路中的互連問題ppt課件(參考版)
2025-01-20 09:06本頁面
【正文】 ? 最后，處理問題時多用前瞻性的方法，結構化的單元加上總體和系統(tǒng)結構將大有幫助 。 ? 電阻率由于引起 IR電壓降而影響電路的可靠性。 ? 密集布線網(wǎng)絡中電容性串擾會影響系統(tǒng)的可靠性。 f In 2 . f In 1 . f M 2 M 1 M 3 M 4 C bus C out Bus Out V DD V DD 小結 ? 有互連引起的寄生效應對電路的工作有雙重的影響 :1，引起噪聲。在 f＝ 1期間，總線電容由其中一個下拉晶體管有條件地放電。在 f＝ 0期間，總線通過晶體管 M2預充電至 VDD。從而形成一個差分放大器。 靜態(tài)降擺幅網(wǎng)絡 ? VDDL電壓較低。大多數(shù)接收器電路采用單端方式，在這一方式中接收器探測單條線上電壓的變化。 ? 上圖為一個典型的降擺幅電路圖，包括一個驅動器、一個具有大電容 /電阻的互連線和一個接收器電路。 Z 0 c 1 c 2 s 0 s 1 s 2 s n c n Z L GND VDD In 高級互連技術：降低信號擺幅 ? Vswing是在輸出上的信號擺幅． Iav是平均的充 (放 )電電流。 ? 可以有兩種方法： 源點串聯(lián) 終點并聯(lián) Z 0 Z L Z 0 源點的串聯(lián)終端連接 Z 0 Z 0 Z S 終點的并聯(lián)終端連接 ? 驅動器晶體管的電阻可以用電器方法實現(xiàn)。 SUPPLYBoardwiringBondingwireDecouplingcapacitorCHIPCd12終端連接 ? 當互連線很長或傳輸速度很快的時候，導線電感開始成為影響延時的決定因素，此時必須考慮傳輸線效應。 去耦電容的作用就像本地電源，穩(wěn)定了從芯片上看到的電源電壓。 ? 采用先進的封裝技術。 ? 將片外信號的上升和下降時間增加到所允許的最大程度。 ? 多個電源和接地引線。內(nèi)部電源電壓的偏差會影響邏輯電平并使噪聲容限減小。 電感寄生效應 ? 在每一個切換過程中，來自(或流人 )電源軌線的瞬態(tài)電流都對電路電容充電 (或放電 ) ，無論 VDD還是 GND連線都是通過壓焊線和封裝引線連到外部電源上，因而具有一個不可忽略的串聯(lián)電感。 ? 450布線：減少 20%線長，降低了功耗，縮小了面積。 驅動器 多晶硅字線 金屬字線 （ a）從兩端驅動字線 字線
教學課件相關推薦
鄂ICP備17016276號-1