【正文】 //trigger_word case 0x02:j=0。} //DispPosition()。 =Trigger_Position_Temp+3。(Trigger_Position_Temp19)) Trigger_Position_Temp++。 if((key==0x06)amp。amp。 key=readkey()。 while(flag2==0) {Disp_InfoLine(TRIGGER POSITION)。 Trigger_Position_Temp=。 break。 if(Trigger_Level_Temp==1) Disp_FuncLine( ONE LEVEL )。 if(key==0x07) flag0=1。 if(key==0x05) Trigger_Level_Temp=0。 邏輯分析儀的設(shè)計(jì) 39 Disp_FuncLine( 0L || 1L)。 key=readkey()。 Disp_FuncLine( 0 1 RD ST)。 switch(key) {case 0x00: while(flag1==0) { setmode=1。 flag1=0。 Disp_FuncLine(KEY: SET SET)。 while(1){ if(j==30000) {j=0。 //Disp_InfoLineSlideFromRight(SET:TRG CUR TIM)。i++) DispArrayTemp[i]=DispArray[i]。 for(i=0。WDI=0。 delay50ms()。 delay1s()。 邏輯分析儀的設(shè)計(jì) 38 //LOGICAL ANALIST void main (void) { /*INITIALIZE 89C52 */ sys_init()。 void exit(void)。 void StoreWaves(void)。 void Read_data(void)。 void DispPosition(char)。 void DispArraytoSeries(void)。 void DispTrigger_Position_Temp(void)。 void TriggerWordDisp(void)。 //Series to DispArray。 void intt0P(void)。 extern void Transfer(void)。 extern void Disp_FuncPos(uchar, const char *)。 extern void Disp_FuncLine(const char * )。 extern void Disp_InfoLinePos(uchar, const char *)。 extern void Disp_ClearInfoLine(void)。 extern void Disp_LocateCursor(const uchar )。 //extern void delay20ms(void)。 邏輯分析儀的設(shè)計(jì) 37 //extern void delay10ms(void)。 //extern void delay1ms(void)。ENTER 07. //extern void delay250us(void)。left 05。read 03。 0/1 01。 // NOKEY FF。 3:Set Gate_Voltage sbit WDI=P3^7。 1:Trigger_Level=1(set Trigger_Word)。 //single trigger is triggerred. uchar setmode=0。 //send_ok bit flag0=0,flag1=0,flag2=0,flag3=0,flag4=0,flag5=0。 bit sent=0。 uchar idata PageFull。 uchar key。 //single trigger word temp uchar Trigger_Level=0,Trigger_Level_Temp。//signal series uchar DispArray[8],DispArrayTemp[8]。 uchar temp1[3]。 //single trigger position 319 uchar Gate_Voltage。2 pages uchar Time_flag_line。 邏輯分析儀的設(shè)計(jì) 35 附錄： 附錄一： 部分仿真原理圖： 附錄二 ： 部分源程序 ： 簡(jiǎn)易邏輯分析儀的數(shù)字信號(hào)采集、處理、串行發(fā)送的部分程序 . // LOGICAL ANALIST // 12MHz include include include 邏輯分析儀的設(shè)計(jì) 36 define lint unsigned long define uint unsigned int define uchar unsigned char idata struct series { uchar Series[48]。在未來(lái)的人生里我希望和他們相互幫助相互鼓勵(lì)，一直做最好的朋友。四年的風(fēng)風(fēng)雨雨都有他們相隨相伴，我覺(jué)得自己很幸運(yùn)。我只有在今后的學(xué)習(xí)、工作中，以鍥而不舍的精神，努力做出點(diǎn)成績(jī)，以博恩師一笑 ，讓我敬愛(ài)的李老師對(duì)我今后的努力付出產(chǎn)生欣慰 。本文的寫(xiě)作更是直接得益于他的悉心指點(diǎn)，從論文的選題到體系的安排，從觀(guān)點(diǎn)推敲到字句斟酌，無(wú)不凝聚著他的心血。感謝母校為我們提供的良好學(xué)習(xí)環(huán)境，使我們能夠在此專(zhuān)心學(xué)習(xí)，陶冶情操 ，提升自己各方面的素質(zhì)修養(yǎng) 。 邏輯分析儀的設(shè)計(jì) 33 參考文獻(xiàn) [1] 江波 , 葉麗 . 基于 51 單片機(jī)的簡(jiǎn)易邏輯分析儀［ J ］ .廣西大學(xué)學(xué)報(bào)（自然科學(xué)版） ,. [2] 咸德勇 ,張 建 ,喻小虎 .簡(jiǎn)易邏輯分析儀（ D 題）［Ｊ］ .電子世界 ,2022 年 7 期 . [3] 羅鵬 ,張文強(qiáng) ,周斌 .簡(jiǎn)易邏輯分析儀設(shè)計(jì)［ J］ .信息與電腦 ,2022 年12 期 . [4] 黃任 ,楊芳芳 ,張萬(wàn)能 .簡(jiǎn)易邏輯分析儀（ D 題）［ J］ .電子世界 ,2022 年 6 期 . [5] 瞿安連教授 .《簡(jiǎn)易邏輯分析儀（ D 題）》測(cè)評(píng)分析 [J].電子世界 ,2022 年 1 期 . [6] 朱震華 , 儲(chǔ)婉琴 . 簡(jiǎn)易邏輯分析儀的設(shè)計(jì)與實(shí)現(xiàn) . 實(shí)驗(yàn)室研究與探索 ,2022 年 4 月 , 第 20 卷第 2 期 . [7] 方偉群 . 一種簡(jiǎn)易邏輯分析儀的設(shè)計(jì) ,機(jī)電工程技術(shù) , 2022 年 07 期 . [8] 鮮永菊 . 示波器功能擴(kuò)展電路 ,簡(jiǎn)易邏輯分析儀的研制 ,重慶郵電學(xué)院學(xué)報(bào) ,自然科學(xué)版 2022 年 1 期 . [9] 黃鑠 ,梅忠義 . 簡(jiǎn)易邏輯分析儀設(shè)計(jì) , 阜陽(yáng)師范學(xué)院學(xué)報(bào) ,自然科學(xué)版 2022 年 2 期 . [10] 曹琳琳 ,曹巧媛編著 .《單片機(jī)原理及接口技術(shù)》 .長(zhǎng)沙 ,國(guó)防科技大學(xué)出版社 ,2022. [11] 姜志海 ,劉連鑫 .單片微型計(jì)算機(jī)原理及應(yīng)用 .北京 ,機(jī)械工業(yè)出版社 ,2022. [12] 蔣璇 ,臧春華編著 .《數(shù)字系統(tǒng)設(shè)計(jì)與 PLD 應(yīng)用技術(shù)》 .北京 ,電子工業(yè)出版社 ,2022. [13] 蔡振江 .單片機(jī)原理及應(yīng)用 .北京 ,電子工業(yè)出版社 ,2022. [14] 樓然苗 ,李光飛編著 .《 51 系列單片機(jī)設(shè)計(jì)實(shí)例》 .北京 ,北京 . [15] 李玉峰 .基于 MCS51 系列單片機(jī)原理的應(yīng)用 設(shè)計(jì) .北京 ,國(guó)防工業(yè)出版社 ,2022. 邏輯分析儀的設(shè)計(jì) 34 致謝 時(shí)光匆匆， 轉(zhuǎn)眼 間我就是即將畢業(yè)的人了 。實(shí)測(cè)發(fā)現(xiàn)，示波器信號(hào)的清晰穩(wěn)定主要取決于 X 輸 D/A 的速度。 邏輯分析儀的設(shè)計(jì) 32 為了在示波器觀(guān)察的信號(hào)清晰可見(jiàn)，根據(jù)人眼的視覺(jué)效應(yīng)，每秒中應(yīng)產(chǎn)生不低于 24 幀的信號(hào)且 X 軸輸入的信號(hào)應(yīng)有較高分辨率。 首先先簡(jiǎn)單的介紹了本實(shí)驗(yàn)所用的仿真器件的芯片說(shuō)明以及其的引腳圖，說(shuō)明各個(gè)引腳的功能及其作用。功能控制系統(tǒng)：它也是由單片機(jī)控制，完成設(shè)定、顯示、調(diào)整系統(tǒng)各功能項(xiàng)的任務(wù)。 8位數(shù)字信號(hào)發(fā)生器電路：由單片機(jī)、液晶、按鍵等元器件組成，可以產(chǎn)生 8路循環(huán)移位邏輯信號(hào)序列，并能設(shè)定、調(diào)節(jié)并顯示預(yù)置值。 本設(shè)計(jì)在軟件仿真時(shí)運(yùn)行良好，但是存在穩(wěn)定性不夠的缺陷，因而應(yīng)該在穩(wěn)定性能方面有待進(jìn)一步改進(jìn) 。 本設(shè)計(jì)的軟件、硬件都采用模塊化的設(shè)計(jì)方法，提高了設(shè)計(jì)效率 。 系統(tǒng)采用雙 CPU 控制方式，以 AT89C51單片機(jī)為核心，用AT89C2O51輔助控制顯示及鍵盤(pán)，由數(shù)字信號(hào)發(fā)生器、系統(tǒng)主控制器、鍵盤(pán)／顯示三大模塊組成，實(shí)現(xiàn) 8路可預(yù)置的循環(huán)移位邏輯信號(hào)序列的產(chǎn)生、采集、存儲(chǔ)及在模擬示波器上清晰穩(wěn)定地顯示等功能 。在這個(gè)簡(jiǎn)易邏輯分析儀的設(shè)計(jì)中 不僅讓我們明白 一點(diǎn) 細(xì)微的錯(cuò)誤往往是導(dǎo)致事情失敗的根本原因，而且還培養(yǎng)了我們吃苦耐勞的精神。 邏輯分析儀的設(shè)計(jì) 31 結(jié)論 這次簡(jiǎn)易邏輯分析儀的設(shè)計(jì)提高了我 的各項(xiàng) 能力 鍛煉了我的動(dòng)手和動(dòng)腦的能力 ，讓我更加深入的了解了簡(jiǎn)易邏輯分析儀的功能以及其各項(xiàng)性能指標(biāo)。 邏輯分析儀的設(shè)計(jì) 30 誤差分析 本系統(tǒng)的誤差主要來(lái)源于 以下兩個(gè)方面 ： （ 1） 基準(zhǔn)源的不穩(wěn)定影響了 D/A 芯片的輸出性能，使得每一級(jí)邏輯門(mén)限電壓都存在一定的系統(tǒng)誤差。如圖 所示。 圖 鋸齒波 為了在示波 器上顯示八路信號(hào)， Y 軸應(yīng)輸入八個(gè)不同電平信號(hào)，每一個(gè)固定電平信號(hào)對(duì)應(yīng)一個(gè)鋸齒波，產(chǎn)生的波形如圖 所示。 如圖 所示 邏輯分析儀的設(shè)計(jì) 28 工作原理圖 系統(tǒng) 的測(cè)試 為了在模擬示波器上清晰穩(wěn)定的顯示八路信號(hào)，采用 XY 輸入方式。同時(shí)可從屏幕上可觀(guān)察 口波形的電壓值（高電平和低電平的峰峰值）：用示波器監(jiān)視 CLK 輸 出口波形；同時(shí)可從屏幕上讀出 CLK 信號(hào)的頻率 （ 2） 預(yù)置 8 位循環(huán)信號(hào)序列，并檢測(cè)輸出信號(hào)電平。 用插線(xiàn)連接好電源，接好地，把 CLK 輸出和 各口的用插線(xiàn)接到示波器上，液晶屏幕上將顯示歡迎信息和當(dāng)前 口循環(huán)輸出的默認(rèn)序列 0000 0101， 8 位序列結(jié)束處有閃爍標(biāo)志，僅接其后顯示的是輸出 CLK 信號(hào)的頻率 100HZ。總線(xiàn)忙：在數(shù)據(jù)傳送開(kāi)始以后， SCL為高電平的時(shí)候， SDA 的數(shù)據(jù)必須保持穩(wěn)定，只有當(dāng) SCL 為低電平的時(shí)候才允許 SDA 上的數(shù)據(jù)改變。停止信號(hào)： SCL 保持高電平的狀態(tài)下， SDA 出現(xiàn)上升沿。開(kāi)始信號(hào)： SCL 保持高開(kāi)始信號(hào) 檢測(cè)總線(xiàn)忙否 寫(xiě)操作 初始化 讀操作 應(yīng)答信號(hào) Y N 停止信號(hào) 開(kāi)始 返回 邏輯分析儀的設(shè)計(jì) 26 電平的狀態(tài)下， SDA 出現(xiàn)下降沿。流程圖如圖 所示 相。 N 初始化 聯(lián)機(jī)調(diào)試 鍵盤(pán)掃描 顯示掃描 串行通訊 Y 開(kāi)始 結(jié)束 邏輯分析儀的設(shè)計(jì) 24 圖 中斷流程圖 電路 保護(hù)流程圖 我們利用 AT24C04 對(duì)數(shù)據(jù)進(jìn)行存儲(chǔ)和掉電保護(hù)。如圖 所示。 邏輯分析儀的設(shè)計(jì) 22 圖 主要功能控制簡(jiǎn)圖 輸出控 制 數(shù)據(jù)讀取及處理 Y輸出 初始化 聯(lián)機(jī)測(cè)試 串行通信 系統(tǒng)變量設(shè)置 數(shù)據(jù)存儲(chǔ) 輸入控制 門(mén)限電壓選擇 X輸出 Y N 開(kāi)始 返回 邏輯分析儀的設(shè)計(jì) 23 數(shù)據(jù)采集及顯示 流程圖 此 CPU 程序主要完成了鍵盤(pán)、顯示功能 。設(shè)置時(shí)間軸位置：就是在八路波形的某個(gè)垂直位置設(shè)置一條時(shí)間軸，可以將觸發(fā)的波形存儲(chǔ)在AT24C04