【正文】 對于互聯(lián)布線資源的設計而言，比較常見的結構有均勻密度布線、異向密度第二章 FPGA 多標準兼容可編程 I/O 相關技術研究 19 。 因此，對于一個系列的 FPGA 而言，隨著可用邏輯資源 CLB 的增加，芯片的長寬比也發(fā)生變化，但是只要保證 Rh 的數(shù)值是合適的數(shù)值，即水平與垂直方向的溝道中的布線通道的數(shù)值比值基本滿足最優(yōu)值的要求，就可以保證在 FPGA 芯片系 列進行資源擴展的時候，無須對布線進行過多的更改就可以得到與資源擴展前基本相同的性能。 圖 21 ALU4 的布局布線示意圖 對于全周長式四周分布的 FPGA 而言， Rh 的最優(yōu)值隨著 FPGA 長寬比的變 化而變化，因為長寬比值變化直接影響了芯片的周長，從而使芯片的可用 I/O 的數(shù)量得到增加， Rh 的最優(yōu)值從正方形的 1 逐漸變?yōu)榫匦蔚?、 、 3。通過對比還發(fā)現(xiàn)最優(yōu)的全周長式 pin 分布結構的性能要好于最優(yōu) 情況下 的上下式 pin 分布結構。 針對兩種不同的 pin 分布方式進行試驗發(fā)現(xiàn) ，上下式分布的布線資源占用相對較少，并且在水平與豎直方向溝道中布線通道數(shù)量比值參數(shù) Rh 為 2 時，得到占用布線資源最少。 2/122/12)2/1()/1()13()2]1)13[(2/11322 1(NKAANKp pKAApfKbpppbKT o t a l???????????????? ??? (21) ]1)3/1112(1)/1112()(1)14(412[)1)((2/132/12/132/13)2/1()/1(33?????????????????????????????pNpKNppppKGLKKNNKKuKxKNCCT? (22) 根據(jù) LUT 輸入個數(shù) K 與 FPGA 芯片面積的公式 (21)和 LUT 輸入個數(shù) K 與延遲的公式 (22)可知，在深亞微米工藝下， 4 輸入的 LUT 可以獲得較好的面積利用率，而 5 輸入與 6 輸入 LUT 可以獲得更好的性能。而另一個典型代表是 ToU的 Jonathan Rose于 1998年在 VPR系統(tǒng)基礎上建立的 Right Track公司， 2022 年被 Altera 收購，完成了從研究到商用的成功轉換。 正是基于這種思路，國內外很多研究人員進行了從研究到商用的轉化實踐，這其中典型的代表是 UCLA 的 Jason Cong 教授于 1998 年創(chuàng)立的 Aplus 公司。 其他經典的算法還包括兩極邏輯優(yōu)化的 QM 算法及 Espresso 算法，用于布局布線的模擬煺火 (Simulated Annealing)算法、力導向 (Forcedirected)算法、用 于布線的 PathFinder 算法 [16]等。其中 ， 加州大 學洛杉磯分校 (UCLA 從京生(Jason Cong) )教授提出的 FlowMap 算法證明并給出了多項式時間復雜度下的針對LUT 結構進行工藝映射的延遲最優(yōu)化算法， 成為具有里程碑意義 的研究成果。 目前針對 FPGA 邏輯綜合及物理綜合的算法已趨成熟，每個領域都出現(xiàn)了代表性的算法，單以面向查找表 (LUT)結構 FPGA 邏輯優(yōu)化及映射算法為例，算法研究集中出現(xiàn)在 80 年代末到 90 年代中期的約十年期間，代表性算法包括 Chortlecrf [10], XMap[11], TechMap [12], FlowMap[13]等。電子科技大學碩士學位論文 16 第二章 FPGA 多標準兼容可編程 I/O 相關 技術研究 架構技術研究 學術 FPGA 架構 技術 研究 FPGA 算法研究 對于設計 FPGA 芯片這樣一個系統(tǒng)工程而言，僅僅從 FPGA 的硬件結構方面去進行設計考慮是完全不夠的。 第六章：提出 針對 FPGA 接口 I/O 電路的測試方案，以便于投片后芯片測試工作 的順利進行 。 第四章： 對 FPGA 中 的電源系統(tǒng)、時鐘發(fā)生電路和上電復位電路 的設計方法與設計原理 逐一 進行了介紹，并給出了相應仿真曲線與版圖 。 第三章： 詳細介紹了 基于 設計和應用要求的 FPGA 多標準兼容可編程 I/O 核心電路的設計原理與設計方法，并給出了相應 仿真曲線與 版圖 。因此，需要從 架構與算法的角度 研究 和 分析 FPGA 架構 設計 技術 ， 本 章 節(jié) 即 針對 學術 與 商業(yè) FPGA 架構 和算法 進行 了 介紹 。 第一章 緒 論 15 論文結構方面，本文主要由以下幾部分構成： 第一章：介紹 現(xiàn)場可編程門陣列 的國 內外現(xiàn)狀及發(fā)展動態(tài)，分析了 FPGA 和ASIC 技術并進行了對比，論述了本 課題 的 來源和實用價值，并對本文的章節(jié)進行安排。該結構相比過去的各種 I/O 接口電路結構而言，不但節(jié)約了芯片面積，而且能夠支持更多的接口標準 ；通過使用多閾值工藝和 低功耗設計 ，降低 了 芯片功耗 ；采用高可靠性 和全溫區(qū) 設計 ，提高芯片工作可靠性。產品經過測試符合設計要求，進一步的可靠性測試和申請考核的工作正在進行中。 針對該電路進行測試方案設計，以便于投片后芯片的測試。利用華微公司開發(fā)的基于 XCV100 配置規(guī)律的配置點分析軟件， 逆向 分析在各不同接口標準輸入輸出情況下 的配置點變化規(guī)律， 掌握 I/O 的基本架構， 結合配置規(guī)律確定 I/O 接口電路的配置點 和 設計 要求 ； 根據(jù) 應用 設計 要求 ，提出了可編程邏輯器件 I/O 接口電路的設計方法 、 架構組成與工作機理。 著重對兼容多標準可編程配置 I/O 接口電路設計技術， FPGA 芯片內部的模擬電源和上電復位電路結構的設計和驗證 技術 ， FPGA 系列產品中模擬電路的設計與驗證 技術 ， FPGA 芯片 可編程 I/O 接口 電路的測試驗證方法進行了研究 與 分析。目前已經在最新的 FPGA芯片中出現(xiàn)了傳輸速度可達到 11Gbps的高速 Rocket I/O 接口，而集成度也逐漸達到 500 萬 —1000 萬門的水平。 (5)、向高速、高密度的百萬門級發(fā)展。設計人員可以利用這些現(xiàn)成的 IP 庫資源，高效準確的完成復雜片上的系統(tǒng)設計。為了更好的滿足設計人員的需要，擴大市場，各現(xiàn)場可編程邏輯器件的廠商都在不斷的擴充其知識產權 (IP)核心庫。由于便攜式應用產品的發(fā)展，對現(xiàn)場可編程器件的低壓、低功耗的要求日益迫切。與以往的芯片設計不同， SOPC 需要對設計 IC 和在產品中實現(xiàn)的方法進行根本的重新評價。以上歸納起來有以下幾點： (1)、深亞微米技術的發(fā)展正在推動了片上系統(tǒng) (SOPC)的發(fā)展越來越多的復雜IC 需要利用 SOPC 技 術來制造。 第一章 緒 論 13 未來 發(fā)展趨勢 目前， FPGA 隨著大規(guī)?，F(xiàn)場可編程邏輯器件的發(fā)展，系統(tǒng)設計進入 ―片上可編程系統(tǒng) ‖(SOPC)的新紀元；芯片朝著高密度、低壓、低功耗方向挺進；國際各大公司都在積極擴充其 IP 庫，以優(yōu)化的資源更好的滿足用戶的需求，擴大市場。 另外，國內其他研究院所也作了大量的基礎工作。 (2)、 復旦微電子： 采用 工藝 ，研發(fā) 10 萬門規(guī)模器件及軟件系統(tǒng)原型；取得多項具有自主知識產權的研究成果；取得 863 國家高技術研究發(fā)展計劃的支持。 具備自主燒錄器、編程器、配套軟件及應用開發(fā)系統(tǒng)級平臺。 ―可編程邏輯電路核開發(fā) ‖得到 863 國家高技術研究發(fā)展計劃的支持，并順利通過驗收。掌握了可編程邏輯器件的設計方法和總結出可編程邏輯器件的一套完整 設計流程，掌握復雜可編程邏輯器件內嵌FLASH 陣列的設計方法。 國內在可編程邏輯器件領域還處于起步階段，國內多家研制單位作了大量基礎性的工作，并取得了階段性的科研成果，為軍用可編程邏輯器件的發(fā)展奠定了堅實的技術基礎。而對于 Actel 反熔絲結構和 Flash 結構的 FPGA，其在原理上和以上兩家公司都有著本質的區(qū)別，它們都是用組合邏輯門來實現(xiàn)組合邏輯的功能；反熔絲的器件更強調可靠性，速度快、密度大、功耗低，但不能被重復編程； Flash 結構的器件在密度上也有很大優(yōu)勢，但速度較慢，對器件的電壓也要求較高。 IO 單元 相同 相同 相同 片上 RAM 分布式 RAM 配置靈活，利用率高，嵌入了專用的塊RAM 主要用 ESB(嵌入系統(tǒng)功能塊 )來實現(xiàn) RAM 功能，但 ESB 結構復雜，還可以配置為乘積項模式，實現(xiàn)一定的邏輯功能 完全由嵌入的RAM 來實現(xiàn) 從整體上看， XILINX 和 ALTERA 的結構在原理上是相同的，它們在本質上 是一樣的，都是基于查找表來實現(xiàn)組合邏輯功能，有觸發(fā)器來實現(xiàn)時序邏輯，再用各種布線資源把它們互連在一起。 ProASIC 系列非易失可重復編程門陣列，工作在 或者 ，可由用戶選擇，門數(shù)為98000—1100000，引腳至引腳延遲不超過 4ns，功耗比使用 SRAM 的可編程邏輯器件小很多，在頻率為 66MHz 時， ProASIC 的功耗為 400mW，而使用 SRAM 的器件功耗為 650mW。為了彌補這一不足，Actel 公司推出了非易失性、可重復編程的 FPGA 產品 ProASIC 和 ProASIC PLUS，其特征參數(shù)如表 14 所示。在四大系列器件中， SX/SXA系列 FPGA 是目前市場上的主流芯片， AX 是最新推出的較高端產品。反 熔絲技術在市場競爭中具有很大的優(yōu)勢，其高速、高密度、低功耗的連接和低于 4ns 的時鐘傳輸延遲，在很大程度上減小了管芯尺寸，使性能提高、成本降低。 Actel 公司一直是世界反熔絲技術 FPGA 的領先供應商，其邏輯塊之間的連接是利用 Actel 專利金屬 金屬可編程反熔絲內聯(lián)元素實現(xiàn)的，它是一種無源的兩端常開開關，但加上足夠的電壓時也能永久閉合。由于采用了獨特的反熔絲硅體系結構， Actel 公司的 FPGA 產品具有可靠性高、抗輻射強、能夠在極端環(huán)境條件下使用等特點，因而被美國宇航局的太空飛船、哈勃望遠鏡修復、火星探測器、國際空間站等項目所采用。 (3)Actel 公司： 圖 15 ACTEL 公司 FPGA 產品系列譜圖 Actel 公司 1985 年在美國加州組建，是現(xiàn)場可編程門陣列器件 (FPGA)的專業(yè)制造商。集成度、性價比都較高，其中以 CYCLONE 系列最突出。ALTERA 公司器件系列豐富，產品應用范圍廣。圖 14 給出了 ALTERA 公司 FPGA 產品的型號譜圖。 (2)ALTERA 公司： ALTERA 公司于 1983 年 6 月在美國 SAN JOSE 創(chuàng)立，也是一家提供可編程邏輯器件的專業(yè)設計公司。在該產品系列中，只有 LX 平臺沒有 Rocket I/O GTP 收發(fā)器、 PIC－ E 端點模塊和以太網 MAC 模塊。 VIRTEX5 LXT、 SXT 和 FXT 平臺具有先進的高速串行連接功能和鏈路 /事務層功能。大多數(shù)高級系統(tǒng)設計都需要 FPGA 的可編程能力。這些功能使高級邏輯設計人員能夠在其基于 FPGA 的系統(tǒng)中體現(xiàn)最高檔次的性能和功能 。除了最先進的高性能邏輯架構， VIRTEX5 FPGA 還包含多種硬 IP 系統(tǒng)級模塊，包括強大的 36Kb Block RAM/FIFO、第二代 25 x 18 DSP Slice、帶有內置數(shù)控阻抗的 SelectIO? 技術、 ChipSync? 源同步接口模塊、系統(tǒng)監(jiān)視器功能、帶有集成 DCM(數(shù)字時鐘管理器 )和鎖相環(huán) (PLL)時鐘發(fā)生器的增強型時鐘管理模塊以及高級配置選項。每種平臺都包含不同的功能配比，以滿足諸多高級邏輯設計的需求。 Xilinx 于 2022 年又推出了其最新系列的產品 VIRTEX?5 系列，該系列提供 FPGA 市場中最新最強大的功能。 Xilinx 公司的 FPGA 器件具有十分突出的特色：基于 SRAM架構，可 ―無限次 ‖編程； LUT 可配置為分布式 RAM；塊 RAM 可配置為多種模式；全數(shù)字式的時鐘管理系統(tǒng)，可提供靈活精確的時鐘信號； VersaRing 提供了 IOB與 CLB 的連接，可以更便利的實現(xiàn) PIN 鎖定；高端產品如 VIRTEXII Pro、電子科技大學碩士學位論文 8 VIRTEXII Pro X 嵌入了微處理器和專用乘法器， VIRTEX4 FX 嵌入了處理器，提供系統(tǒng)的解決方案，功能更加強大等。 (1)Xilinx 公司： 圖 13 Xilinx 公司 FPGA 產品譜圖 Xilinx 公司成立于 1984 年， Xilinx 首創(chuàng)了現(xiàn)場可編程邏輯陣列 (FPGA)這一創(chuàng)新性的技術，并于 1985 年首次推出商業(yè)化產品。世界排名前四的可編程器件供應商分別為 Xilinx、 Altera、 Actel、Lattice，這幾家可編程設計公司是全球領先