多進(jìn)制數(shù)字相位調(diào)制系統(tǒng)課程設(shè)計(jì)(參考版)
2025-06-07 09:30本頁面
【正文】 六、實(shí)習(xí)效果評價(jià) 指導(dǎo)教師評語： 實(shí)習(xí)成績： 優(yōu) 良 中 及格 不及格 指導(dǎo)教師簽名： 年 月 日 。通過這次課程設(shè)計(jì)，我也意識(shí)到了我對這門課掌握還有一定的不足， 還有許多的知識(shí)我不了解；有的是一知半解；有的即使原理懂了，但 在應(yīng)用方面卻是絲毫不知。 四、 參考文獻(xiàn) 【 1】徐以濤，沈良，王金龍． FPGA技術(shù)在軟件無線電中的應(yīng)用【 J】．電信科學(xué)， 200l(11)：3639． 【 2】樊昌信，張甫翊，徐炳祥，等．通信原理【 M】．第五版 .北京：國防工業(yè)出版社，2021. 【 3】陽晰．高速數(shù)字調(diào)制解調(diào)【 D】 .成都：電子科技大學(xué)， 2021． 【 4】損增友 .基于 FPGA的 MPSK調(diào)制器的設(shè)計(jì)【 J】 .數(shù)字技術(shù)與應(yīng)用， 2021(7)： 1920. 【 5】詹仙寧，田耘 .VHDL開發(fā)精解與實(shí)例剖析【 M】 .北京：電子工業(yè)出版社， 2021. 五、 實(shí)習(xí)體會(huì) 本次課程設(shè)計(jì)過程中，遇到的一個(gè)難點(diǎn)就是程序的調(diào)試，本來編寫的程序是沒錯(cuò)的， 但是一旦輸入調(diào)試軟件中就會(huì)報(bào)告各種錯(cuò)誤，有些錯(cuò)誤很難找出來，有時(shí)候明明設(shè)計(jì)的一個(gè)程序是正確的 ,但是就是報(bào)錯(cuò)，有時(shí)候大家一起合作可以找出錯(cuò)誤，但是有時(shí)候就 只能尋求幫助。本文基于 FPGA 實(shí)現(xiàn)了 MPSK 調(diào)制解調(diào)電路部分。 根據(jù) yy 寄存器數(shù)據(jù)，輸出對應(yīng)的載波 end behav。 end process。 end if。039。139。 elsif q=6 then q=7。1
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號(hào)-1