簡易數(shù)字信號傳輸性能分析儀設(shè)計報告(參考版)
2025-06-05 22:00本頁面
【正文】 這個問題我 們一直不明白為什么，因為低通濾波器的電阻改變后濾波效果就有所變化，實際截止頻率也會發(fā)生變化，這個問題有待進一步了解與解決。 核心板部分 該系統(tǒng)需要輸出 10Kbps— 100Kbps 的步進數(shù)字信號，所以計算得知 是所有信號的公倍數(shù) ，所以需要 FPGA 通過倍頻和分頻得到 的時鐘， CycloneII 器件不能得到超過 50MHz 的時鐘信號，所以只能采用 CycloneIV 的 FPGA 器件，因為器件的限制我們只能將該系統(tǒng)的發(fā)射端與接收端設(shè)計在一塊 FPGA 的核心板上。 附表 4 加法器測試數(shù)據(jù)和波形圖 V1 V2 Vo 波形圖 f1=100KHz Vpp= f2=10MHz Vpp=100mv f1=100KHz Vpp= f2=10MHz Vpp=1V f1=100KHz Vpp= f2=1MHz Vpp=1V f1=100KHz Vpp= f2=100KHz Vpp=3V f1=100KHz Vpp= 24 f1=10KHz Vpp= f2=10MHz Vpp= f1=10KHz Vpp= f2=1MHz Vpp= f1=10KHz Vpp= 制作過程遇到的問題與解決方案 在設(shè)計低通濾波器時我們采用的是一階 RC 有源低通濾波器，但是濾波效果達不到預(yù)期效果，后來改用二階低通濾波，但是兩個電阻和兩個電容值選擇了一樣的，濾波效 果還是達不到效果，最終使用了濾波器設(shè)計軟件并采用四階低通濾波，特殊的電阻使用電位器調(diào)節(jié)得到，制作的低通濾波器效果很好，能很好的完成題目的要求。 通過比較各個眼圖，從圖中可以看出經(jīng)過 100KHz 低通濾波器眼圖張開度最大，經(jīng)過200KHz 低通濾波器眼圖張開度居中，經(jīng)過 500KHz 低通濾波器眼圖張開度最小。 15 參考文獻 [1]曾凡泰，陳美金，《 VHDL 程序設(shè)計》，清華大大學學出版社， 2021 年第 2 版 [2]黃智偉，《全國大學生電子設(shè)計競賽訓練教程》，電子工業(yè)出版式社， 2021 年第 2 版 [3]熊睿佳，胡萬利 ，《偽隨機 m序列特性及 C 語言實現(xiàn)》，工程地球物理學報， 2021 年 2月第 8 卷第 1 期 [4]桂靜宜，《有源低通濾波電路的設(shè)計與分析》，電子科技， 2021 年 10 月第 23 卷第 10 期 [5]全國大學生電子設(shè)計競賽組委會，《 2021 年全國大學生電子設(shè)計競賽獲獎作品選編》，北京理工大學出版社， 2021 年 8 月 16 附錄： 附圖部分 852346711KIN820pF100pFGND85234671120pF100pFGNDOUT 附圖 2 100KHz低通濾波器電路 附圖 1 FPGA核心板原理圖 17 852346711KIN820pF100pFGND85234671120pF100pFGNDOUT 852346711,69k1K732IN820pF100pFGND85234671120pF100pFGNDOUT 85234671 THS309115V15V2001k1k330GND5KGNDVin1Vin2OUT 附圖 3 200KHz低通濾波器電路 附圖 4 500KHz低通濾波器電路 附圖 5 加法器電路圖 18 100752K104GNDOUTIN 85234671 OP3715V15V1k9k1kGND50KGNDINOUT 100pFC24100pFC25D21Vin VoutGNDLM7815100pFC22100pFC23100pFC27100pFC281KR2011KR2031KR2001KR202Vin VoutGNDLM7915100pFC204100pFC205100pFC206100pFC207Vin VoutGND100pFC208100pFC210+1218V1212+15V15V220V 附圖 6 π型衰減器電路 附圖 7 增益調(diào)節(jié)電路 附圖 8 電源供電電路 19
研究報告相關(guān)推薦
鄂ICP備17016276號-1