【正文】 hol=。 elsif hol1001 then hol=hol+1。 then hoclock 沿觸發(fā) if hoh=0010 and hol=0011 then hoh=0000。event and hoclock=39。 hol=0000。139。 end process。 end if。 else mh=0000。 else ml=0000。 then mclock 沿觸發(fā) if mh=0101 and ml=1000 then ml=1001。event and mclock=39。 ml=0000。139。 end process。 end if。 elsif thl =1001 then thh= thh+1。 thl=0000。139。 elsif th39。 then thh=0000。 process(clr1,th) 時鐘調(diào)整，小時模塊 M24 begin if clr1=39。 end if。 end if。 if tmh0101 then tmh=tmh+1。 elsif tml1001 then tml=tml+1。139。 elsif tm39。 then tmh=0000。 process(clr1,tm) 時鐘調(diào)整，分模塊 M60 begin if clr1=39。 低音接 500HZ 信號 speaker1=a or b。 a=qlk and clk0。 end if。 在 59 分 59 秒時，響高音 39 else qlk=39。 if minh=0101 and minl=1001 and sech=0101 and secl=1001 then qlk=39。 end if。 在 59 分 50 秒之后，每奇數(shù)秒響低音 else q500=39。 then if minh=0101 and minl=1001 and sech=0101 then if secl=0001 or secl=0011 or secl=0101 or secl=0111 then q500=39。event and clk1=39。 end process。 end if。 hl=0000。 elsif hl1001 then hl=hl+1。 then IF((sech=0101)AND(secl=1001)AND(minh=0101)AND(minl=1001)) then if hh=0010 and hl=0011 then 模 24 計數(shù)器 38 hh=0000。event and clk1=39。 hl=thl。139。 hl=0000。139。 end process。 end if。 end if。 if minh0101 then minh=minh+1。 elsif minl1001 then minl=minl+1。139。 elsif clk139。 then rst 使能，計時器分被賦值為調(diào)整時間 minh=tmh。 elsif rst=39。 then minh=0000。 process(clk1,clr,sech,secl,rst) 計時器，分模塊， M60 begin if clr=39。 end if。 end if。 36 if sech0101 then sech=sech+1。 elsif secl1001 then secl=secl+1。139。 elsif clk139。 then sech=0000。 process(clk1,clr) 計時器，秒模塊 begin if clr=39。 得到頻率為 1HZ 信號作為系統(tǒng)時鐘 end if。 end if。 if clk=111110100 then 將 500HZ 信號， 500 分頻 clk=000000000。 clk500=clkl(1)。) then if clkl=10 then 將 1000HZ 信號， 2分頻 clkl=00。event and clk0=39。 時鐘調(diào)整，時 /分高低位 signal clk1,q500,qlk,clk500,speaker1,music,a,b,c:std_logic。 1HZ 時鐘信號 signal clkl:std_logic_vector(1 downto 0)。 計時器，時高低位 signal hoh,hol,mh,ml: std_logic_vector(3 downto 0)。 計時器，秒高低位 signal minh,minl:std_logic_vector(3 downto 0)。 end CLK。 34 out1,out2,out3,out4,out5,out6:out std_logic_vector(3 downto 0)。 use 。 use 。 library ieee。 待改進功能： 1. 系統(tǒng)沒有萬年歷功能，正在思考設(shè)計方法。 =============================================================================================================================================================================================================、 、 基于 VHDL 語言的多功能數(shù)字鐘設(shè)計（有需要的拿去，最好自己驗證下） 多功能數(shù)字鐘的主要功能如下 : 已完成功能 1. 完成時／分／秒的依次顯示并正確計數(shù)，利用六位數(shù)碼管顯示； 2. 時／分／秒各段個位滿 10 正確進位，秒／分能做到滿 60 向前進位，有系統(tǒng)時間清零功能； 3. 定時器：實現(xiàn)整點報時，通過揚聲器發(fā)出高低報時聲音； 4. 時間設(shè)置，也就是手動調(diào)時功能：當認為時鐘不準確時，可以分別對分／時鐘進行調(diào)整； 5. 鬧鐘：實現(xiàn)分 /時鬧鐘設(shè)置，在 時鐘到達設(shè)定時間時通過揚聲器響鈴。 end process。 end if。 else qlk=39。 if m1=0101 and m0=1001 and s1=0101 and s0=1001 then 33 qlk=39。 end if。 else q500=39。 then if m1=0101 and m0=1001 and s1=0101 then if s0=0001 or s0=0011 or s0=0101 or s0=0111 then q500=39。event and clk=39。 end ALERT。 clk:in std_logic。 use 。 end disp_are。 end case。 when1000 =q=1111111。 when0110 =q=1111101。 when0100 =q=1100110。 when0010 =q=1011011。 architecture disp_are of DISPLAY is begin process(d) begin 32 case d is when0000 =q=0111111。 q:out std_logic_vector(6 downto 0))。 use 。 end fun。 end case。 when100=daout=h0。 when010=daout= min0。 case count is when000=daout= sec0。 end if。) then if(count=101) then count=000。event and clk=39。 begin sel=count。 end SELTIME。 daout:out std_logic_vector(3 downto 0)。 entity SELTIME is 31 port( clk:in std_logic。 use 。 描模塊程序 library ieee。 end process。 h1=t1。 end if。 elsif t01001 then t0:=t0+1。 then if t1=0010 and t0=0011 then t1:=0000。 then if en=39。event and clk=39。 architecture hour_arc of HOUR is begin process(clk) variable t1,t0:std_logic_vector(3 downto 0)。 h1,h0:out std_logic_vector(3 downto 0))。 use 。 library ieee。 30 end process。 min1=t1。 end if。 end if。 co=39。 if t10101 then t1:=t1+1。 elsif t01001 then t0:=t0+1。139。139。139。 begin if clk39。 end MINUTE。 min1,min0:out std_logic_vector(3 downto 0)。 use 。 library ieee。 end process。 29 sec1=t1。 end if。039。 else t1:=0000。 else t0:=0000。 t0:=1001。 then if t1=0101 and t0=1000 then co=39。event and clk=39。 t0:=0000。139。 architecture SEC of SECOND is begin process(clk,clr) variable t1,t0:std_logic_vector(3 downto 0)。 co:out std_logic)。 entity SECOND is port(clk,clr:in std_logic。 use 。 end disp_are。顯示 9 end case。顯示 7 when1000 =q=1111111。顯示 5 when0110 =q=1111101。顯示 3 when0100 =q=1100110。顯示 1 when0010 =q=1011011。 architecture disp_are of DISPLAY is begin process(d) begin case d is when0000 =q=0111111。連接 seltime 掃描部分 d 信號 q:out std_logic_vector(6 downto 0))。 use 。 end sss_arc。 end if。039。139。 end if。039。139。139。 architecture sss_arc of ALERT is begin process(clk) begin if clk39。高頻聲控制 q500,qlk:out std_logic)。 entity ALERT is port(m1,m0,s1,s0:in std_logic_vector(3 downto 0)。 報時模塊 library ieee。 end process。 when others =daout=h1。 時個位 when010=daout=min1。分個位 when100=daout= sec1。秒個位 when110=daout= secm1。 end if。 else count=count+1。139。 26 process(clk) begin if(clk39。 architecture fun of SEL