【正文】 。如果閾值輸入端 TH 的電壓大于 2VCC/3，同時(shí) TR 端的電壓大于 VCC /3，則 A1 的輸出為 1， A2 的輸出為 0，可將 RS 觸發(fā)器置 0，使輸出為 0 電平。在電源與地之間加上電壓，當(dāng) 5 腳懸空時(shí)，則電壓比較器 A1 的反相輸入端的電壓為 2VCC /3， A2 的同相輸入端的電壓為 VCC /3。它提供兩個(gè)基準(zhǔn)電壓 VCC /3 和 2VCC /3 ， 555 定時(shí)器的功能主要由兩個(gè)比較器決定。 555 定時(shí)器的內(nèi)部電路框圖和外引腳排列圖分別如圖 85 和圖 84 所示。 圖 85 555定時(shí)器基本原理圖 555 定時(shí)器成本低，性能可靠，只需要外接幾個(gè)電阻、電容，就可以實(shí)現(xiàn)多諧振蕩NE555 武漢理工大學(xué)《 數(shù)字電路 — 多路智能競(jìng)賽搶答器 》課程設(shè)計(jì)說(shuō)明書 26 器、單穩(wěn)態(tài)觸發(fā)器及施密特觸發(fā)器等脈沖產(chǎn)生與變換電路。一般用雙極性工藝制作的 稱為 555，用 CMOS 工藝制作的稱為 7555，除單定時(shí)器外，還有對(duì)應(yīng)的雙定時(shí)器 556/7556。當(dāng)高、低位計(jì)數(shù)器處于全零 , 且 DCP 為 0 時(shí) , 置數(shù)端 2LD =0, 計(jì)數(shù)器完成并行置數(shù) , 在 DCP 端的輸入時(shí)鐘脈沖作用下 , 計(jì)數(shù)器再次進(jìn)入下一循環(huán)減計(jì)數(shù)。由 74LS192 構(gòu)成的二十進(jìn)制遞減計(jì)數(shù)器， 其預(yù)置數(shù)為 N=（ 00110000） = (30)10。 工作原理是：當(dāng) LD =1， CR=0 時(shí)，若時(shí)鐘脈沖加到 UCP 端，且 DCP =1。圖中 UCP 、 DCP 分別是加計(jì)數(shù)、減計(jì)數(shù)的時(shí)鐘脈沖輸入端（上升沿有效）。計(jì)數(shù)器選用匯總規(guī)模集成電路 74LS192 進(jìn)行設(shè)計(jì)較為簡(jiǎn)便， 74LS192 是十進(jìn)制可編程同步加鎖計(jì)數(shù)器，它采用 8421 碼二 十進(jìn)制編碼，并具有直接清零、置數(shù)、加鎖計(jì)數(shù)功能。 ○4 CO 是進(jìn)位端， BO是借位端。 ○3 UCP 和 DCP 是兩個(gè)時(shí)鐘脈沖，當(dāng) 1?DCP ，時(shí)鐘脈沖由 UCP 端接入。從表 可見： ○1 CR是異步清零端，且高電平有效。介紹它的功能特點(diǎn)。 將滅零輸入端與滅零輸出端配合使用，很容易實(shí)現(xiàn)多位數(shù)碼顯示系統(tǒng)的滅零控制。 滅零輸入： RBI 可以按 數(shù)據(jù)顯示需要，將顯示器所顯示的 0予以熄滅，而在顯示1－ 9 時(shí)不受影響。 BI 為消隱輸入，當(dāng) BI =0 時(shí)，無(wú)論 RBILT, 及輸入03 ~AA 為何值，所有各段輸出 ga YY~ 均為低電平，顯示器處于熄滅狀態(tài)。利用這個(gè)功能可以判斷顯示器的好壞。 表 82七段顯示譯碼器的真值表 十進(jìn)制 輸 入 RBOBI 輸 出 或功能 LT RBI 3A 2A 1A 0A aY bY cY dY eY fY gY 武漢理工大學(xué)《 數(shù)字電路 — 多路智能競(jìng)賽搶答器 》課程設(shè)計(jì)說(shuō)明書 22 O l 2 3 4 5 6 7 8 9 10 11 12 13 14 15 l l 1 1 1 1 1 l 1 l l l 1 l l 1 1 φ φ φ φ φ φ φ φ φ φ φ φ φ φ φ 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 l 0 1 1 1 1 0 0 1 1 0 1 l 1 1 0 l l l l 1 l 1 l l l l l 1 1 1 l 1 l 1 1 1 l 1 1 l 1 0 0 1 l O 0 0 0 1 1 0 1 1 0 l l l l l 0 0 l 0 l l 0 0 l l 1 0 l 1 0 l l 0 0 1 1 1 1 1 1 1 1 0 0 0 0 l l l l l l l l 1 l 0 0 l l 0 0 0 1 1 0 1 0 0 1 1 0 0 1 0 1 0 0 0 1 1 l 0 0 1 0 l l O 0 0 1 1 1 1 0 0 0 0 0 0 0 消隱 脈沖消隱 燈測(cè)試 φ 1 0 φ 0 φ φ φ φ φ 0 0 0 0 φ φ φ φ 0 0 l 0 0 0 0 0 0 0 0 0 0 0 0 0 0 l l 1 l l l 1 根據(jù)白哦 82 七段顯示譯碼器 74LS48 的真值表，簡(jiǎn)單介紹三個(gè)功能端 LT ，RBOBI/ 和 RBI 的工作情況。 圖 82 七段顯示譯碼器 74LS48引腳排列圖 其中 03 ~AA 為譯碼器的輸入信號(hào)， ga YY~ 為譯碼器的 7個(gè)輸出， LT 為譯碼器的燈測(cè)試輸入， RBOBI/ 為譯碼器的消隱輸入 /滅零輸出， RBI 為滅零輸入。 譯碼器 74LS48 把輸入的二 — 十進(jìn)制代碼轉(zhuǎn)換成十進(jìn)制數(shù)碼各段驅(qū)動(dòng)信號(hào)的電路稱為顯示譯碼器。如果 7I ＝ 0（有信號(hào)），則其它輸入端即使有輸入信號(hào)，均不起作用，此時(shí)輸出只按 7I 編碼， 2Y 1Y 0Y ＝ 000。 EXY 為優(yōu)先編碼輸出端，在 SI ＝ 0 而 0I ~7I 的其中之一有信號(hào)時(shí)， EXY ＝ 0。圖 81（ a）是其功能簡(jiǎn)圖，圖中電源和地未畫， 0I ~ 7I 是輸入信號(hào)， 2Y ~ 0Y 為三位二進(jìn)制編碼輸出信號(hào)， SI ＝ 1時(shí)，編碼器禁止編碼，當(dāng) SI ＝ 0時(shí)，允許編碼。圖 81(a)是其功能簡(jiǎn)圖，圖 81(b)是管腳引線圖，表81 是其真值表。 優(yōu)先編碼器是較常用的編碼器，下面以 74LS148 為例，介紹它的邏輯功能。 優(yōu)先編碼器既在同一時(shí)間內(nèi)，當(dāng)有多個(gè)輸入信號(hào)請(qǐng)求編碼時(shí)，只對(duì)優(yōu)先級(jí)別高的信號(hào)進(jìn)行編碼的邏輯電路，稱為優(yōu)先編碼器。 3，相互討論共同研究也是很重要的，經(jīng)常出現(xiàn)一些問題，比如電路設(shè)計(jì)中的分頻器的設(shè)計(jì)，開始并不理解分頻器的原理，但是和其他的專業(yè)同學(xué)討論后，理解了搶答器的基本原理后，很快的設(shè)計(jì)了電路原理圖。加深了我們對(duì)組合邏輯電路與時(shí)序邏輯電路的認(rèn)識(shí)，進(jìn)一步增進(jìn)了對(duì)一些常見邏輯器件的了解。同時(shí)，在老師的身上我學(xué)得到很多實(shí)用的知識(shí)。在設(shè)計(jì)的過程中遇到問題，可以說(shuō)得是困難重重，這畢竟第一次做數(shù)電課程設(shè)計(jì)，難免會(huì)遇到過各種各樣的問題，同時(shí)在設(shè)計(jì)的過程中發(fā)現(xiàn)了自己的不足之處，對(duì)以前所學(xué)過的知識(shí)理解得不夠深刻，掌握得不夠牢固。 Ⅰ Ⅱ 芯片 74148LS 使能端 ST 接收信號(hào) 芯片 74192LS 接收脈沖 武漢理工大學(xué)《 數(shù)字電路 — 多路智能競(jìng)賽搶答器 》課程設(shè)計(jì)說(shuō)明書 18 6 心得與體會(huì) 數(shù)電課程設(shè)計(jì)是培養(yǎng)學(xué)生綜合運(yùn)用所學(xué)知識(shí) ,發(fā)現(xiàn) ,提出 ,分析和解決實(shí)際問題 ,鍛煉實(shí)踐能力的重要環(huán)節(jié) ,是對(duì)學(xué)生實(shí)際工作能力的具體訓(xùn)練和考察過程 .回顧起此次課程設(shè)計(jì)，至今我仍感慨頗多，的確，從選題到定稿，從理論到實(shí)踐，在短短的兩個(gè)星期的日子里，可以說(shuō)得是苦多于甜，但是可以學(xué)到很多很多的的東西，同時(shí)不僅可以鞏固了以前所學(xué)過的知識(shí)，而且學(xué)到了很多在書本上所沒有學(xué)到過的知識(shí)。 圖 52定時(shí)電路波形仿真 圖 53搶答電路波形仿真 總體電路仿真 Ⅱ 30 秒到開關(guān) 74LS148 芯片ST 端被置一 555 定時(shí)器 產(chǎn)生的脈沖 有選手搶答 74LS192 計(jì)數(shù)脈沖停止 I 武漢理工大學(xué)《 數(shù)字電路 — 多路智能競(jìng)賽搶答器 》課程設(shè)計(jì)說(shuō)明書 17 圖 總體電路波形仿真 在Ⅰ時(shí)刻，控制開關(guān)由“清零”端撥向“開始”端，芯片 74 148LS 處于工作狀態(tài)，芯片 74 192LS 開始倒計(jì)時(shí)。此后經(jīng)過 555NE芯片產(chǎn)生的 30 個(gè)脈沖后，到達(dá) I 時(shí)刻（即無(wú)人搶答的情況），有高位芯片 BO 端產(chǎn)生Ⅰ Ⅱ Ⅲ 有搶答， 74LS148 芯 片使能端 置一封鎖其他搶答 開關(guān)清零 開關(guān)開始 控制開關(guān) 使能端 武漢理工大學(xué)《 數(shù)字電路 — 多路智能競(jìng)賽搶答器 》課程設(shè)計(jì)說(shuō)明書 16 的借位輸出信號(hào)（低電平）把 555NE 芯片產(chǎn)生的的脈沖封鎖，從而 74 192LS 減計(jì)數(shù)停止。其后有搶答者搶答，都是無(wú)效的。在Ⅱ時(shí)刻，控 制開關(guān)再次置向“開始”端， 74 279LS 芯片的 R 端為高電平，處于等待工作狀態(tài)。如果再次搶答必須由主持人再次操作 清除 和 開始 狀態(tài)開關(guān)。選手在定時(shí)時(shí)間U17 4 L S 4 8 NA7B1C2D6OA13OD10OE9OF15OC11OB12OG14~LT3~RBI5~BI/RBO4U 1 0 A7 4 L S 2 7 9 N1Q141Q27~1S12~1S23~1R11~1S36~1R25U 1 17 4 L S 1 4 8 NA09A17A26GS14D313D41D52D212D111D010D74D63EI5EO15R 1 21 0 k Ω V C C5VR 1 15 1 0 Ω U 1 2L E D _ R E D _ R A T E DR01 0 k Ω R11 0 k Ω R21 0 k Ω R31 0 k Ω R41 0 k Ω R51 0 k Ω R61 0 k Ω R71 0 k Ω V C C5VJ1K e y = 1J2K e y = 2J3K e y = 3J4K e y = 4J5K e y = 5J6K e y = 6J7K e y = 7J8K e y = 8R8100ΩU4A B C D E F GCKJ9K e y = S p a c eU 2 A7 4 L S 2 7 9 N1Q141Q27~1S12~1S23~1R11~1S36~1