【正文】 RS232 電路和 RS485 電路沿用其他產(chǎn)品的成熟電路。 . 接口 RS232 或 RS485 電路用過(guò) UART 口與 CPU 相連。 . 可靠性 以往產(chǎn)品在實(shí)驗(yàn)中偶發(fā)發(fā)生以太網(wǎng)通訊時(shí)浪涌實(shí)驗(yàn)引起終端損壞或者重啟等現(xiàn)象，隨后改用獨(dú)立網(wǎng)絡(luò)變壓器模式，大大降低出故障概率。 . 設(shè)計(jì)原理 網(wǎng)口電路主要是根據(jù)網(wǎng)絡(luò)芯片 LAN8720A 的數(shù)據(jù)手冊(cè)的網(wǎng)口推薦電路。 . 成本估計(jì) 210 元 . 以太網(wǎng)接口 . 功能 通過(guò)以太網(wǎng)，建立 CPU 和主站的連接。 因短距離無(wú)線通訊采用的是成品模塊，故只需在電路上加一相應(yīng)的接口。接口波特率為1200/2400/4800/9600/19200bps可選，格式 為 8N1/8O1/8E1用戶自定義，可傳輸無(wú)限長(zhǎng)的數(shù)據(jù)幀，用戶編程靈活。提供 2個(gè)串口三種接口方式， COM1為 TTL電平UART接口。標(biāo)準(zhǔn)配置提供 8個(gè)信道，可擴(kuò)展到 16/32 24 信道。 GPS 模塊： GPS模塊選用 SKG16A，通過(guò) CPU的軟串口將 GPS信息傳輸給 便于觀察與調(diào)試。 21 由于該模塊 I/O 口允許的輸入最大電壓是 VEXT,即 ~3V，所以輸入信號(hào)需添加分壓電路，這樣輸入信號(hào)大概被調(diào)整至 附近，保證正常工作，另外，電阻R725 按照數(shù)據(jù)手冊(cè)看，由于該引腳內(nèi)部已經(jīng)上拉， 所以該電阻可以省略，而且最好不要焊接，因?yàn)樵撃_允許的外接電壓最大為 VDDEXT，但以往產(chǎn)品設(shè)計(jì)的時(shí)候，都加了該電阻，尚未發(fā)現(xiàn)問(wèn)題。 . 原理 硬件采用插板結(jié)構(gòu)，與主板分離，保持主板不動(dòng)更換不同通訊模塊，支持 cdma， gprs通信模塊。 下圖為軟串口框圖。 . 接口描述 GPRS/CDMA模塊： CPU通過(guò) UART 與 GPRS/CDMA模塊進(jìn)行數(shù)據(jù)通訊，通過(guò) 4個(gè) GPIO 控制 GPRS/CDMA模塊的運(yùn)行及網(wǎng)絡(luò)燈指示。 19 . 可靠性設(shè)計(jì) 本部分在公司以往各產(chǎn)品中使用效果良好，時(shí)鐘精確度高。 . 設(shè)計(jì)原理： 斷電時(shí)鐘保持時(shí)間 T=1200mAh*30%/(550nA)=654545 小時(shí) =74 年 注：假設(shè)電池容量下降到 70%時(shí)時(shí)鐘芯片不能正常工作， 1200mAh 為電池容量。斷電情況下該時(shí)鐘能保持 3 年以上。原理圖如下： 16 P O W E R F O R C P UR 90 1E / 5% / 1/ 10 W+C 2810uF/16V X5RR 91 49 9K / 1% 1/ 10 WU5T PS 65 02 50 R H BRVD C D C 31PGND32L33VI N D C D C 34 VI N D C D C 15L16PGND17VD C D C 18D EF D C D C 19FB_LDO210FB_LDO111Vdd_alive12AGND213VLDO214VINLDO15VLDO116EN _L D O17 EN _D C D C 318 EN _D C D C 219 EN _D C D C 120 PW R F AI L21DEFDCDC222M OD E23 EN _V dd _a liv e24VD C D C 225PGND226L227VI N D C D C 228 VC C29PW R F AI L_ SN S30AGND131D EF D C D C 332TER_PAD33R 9330 0K / 1% 1/ 10 WR 9220 0K / 1% 1/ 10 WR 9516 0K / 1% 1/ 10 WR 9460 K/ 1% 1/ 10 WPW R _F AI LnVC C _5 VD+C 2910uF/16V X5REN _D C D C 21V 2_ LD O1V 8_ LD OR 974. 7K / 5% 1/ 10 WR 98 57 6K / 1% 1/ 10 WEN _D C D C 1VC C _5 VDC 301uF/16V X7RC 321uF/16V X7RL12. 2u H / 1. 7AR 990ER 10 0 4. 7K / 5% 1/ 10 W+C 3310uF/16V X5RVD C D C 3L32. 2u H / 1. 7AVC C _1 V8 DVC C _1 V3 DPE R _I N _M OD E+C 3410uF/16V X5R+C 4810uF/16V X5R+C 4710uF/16V X5RVD C D C 1VC C _5 VDF B3M M Z 20 12 S1 21 A+C8510uF/16V X5R+C8710uF/16V X5RVC C _3 V3 DC 882. 2u F / 16 V X 7RC 89 2. 2u F / 16 V X 7RPE R _I N _M OD EVC C _5 VDR 10 44. 7K / 5% 1/ 10 W+C 9010uF/16V X5RVD C D C 2L23. 3u H / 2. 6AVC C _3 V3 D 1, 2, 4, 5, 6GN D 1, 2, 4, 5, 6VC C _1 V3 D 11V 2_ LD O 11V 8_ LD O 1VC C _2 V5 DVC C _5 VD 6 5V _I N 1F B5 M C P0 60 3F 30 01122F B6M C P0 60 3F 30 01122F B7M C P0 60 3F 30 01122F B8M C P0 60 3F 30 01122F B9M C P0 60 3F 30 01122T P1SM DT P2SM DT P4SM DT P6SM DT P5SM D 上電順序邏輯電路如下，上電邏輯， +5V輸入時(shí) _DCDC3拉高→ VDCDC3輸出 VCC_1V3D→拉高EN_DCDC2→ VDCDC2輸出 VCC_1V8D→拉高 EN_DCDC1→ VDCDC1輸出 VCC_3V3D. VC C _1 V8 DEN _D C D C 2R 10 71K / 1% 1/ 10 WR 10 84.7K/5% 1/10WR 10 94.7K/5% 1/10WQ1M M BT 39 04 LT 1GSO T 2 3 3321VC C _1 V3 DVC C _5 VDP O W E R S E Q U E N C E I N G G E N E R A T I O N V C C _ 1 V 3 D →V C C _ 1 V 8 D →V C C _ 3 V 3 DQ2M M BT 39 04 LT 1GSO T 2 3 3321Q3M M BT 39 04 LT 1GSO T 2 3 3321Q4M M BT 39 04 LT 1GSO T 2 3 3321EN _D C D C 1R 11 11K / 1% 1/ 10 WR 11 04.7K/5% 1/10WVC C _5 VDR 11 24. 7K / 5% 1/ 10 W b) FPGA供電 FPGA推薦供電電源參數(shù)如下表 : 17 VCCIO采用兩種電平供電，為 LVDS口供電的 Bank1,2,3,5,6采用 ；其他 Bank采用 。 1%T P3SM D a) CPU供電： CPU供電為一多電源供電系統(tǒng)，其供電電流和上電順序要求如下： 15 電源管理芯片采用 TI公司的 TPS650250RHBR，通過(guò)控制 DCDC使能端來(lái)控制各電平的上電順序。當(dāng) 5V_IN， LED亮。 10%R 26604021. 6K177。 10%C 2940402105177。 1%C 220402104177。 1%R 86040249. 9R 177。 1%C 210402104177。 10%EC LK 6, 7R 27704024. 7K177。 1 ％M D I O6C 2960402470P177。 1 ％R 27504024. 7K177。 1 ％R 27304024. 7K177。 1 ％R 27004024. 7K177。 1%R 1430402100R 177。 1%R 141040250R 177。 1%R 139040250R 177。 1%C 143C 144R 1370402100R 177。 1%R 135040250R 177。 1%R 132040250R 177。 10%VD D _1V2DF B12M C P0603F 3001122 VC C D _PLLVC C _2V5DEBI _D 4EBI _D 3EBI _D 2EBI _D 1EBI _D 0EBI _D 9EBI _D 8EBI _D 7EBI _D 6EBI _D 5EBI _D 13EBI _D 12EBI _D 11EBI _D 10C 95C 94 C 96C 97EBI _D 15EBI _D 14VC C _2V5D1F PGA_T C K1F PGA_T D O1F PGA_T D I1F PGA_T M S1nC E1H L7F PGA_R U N (green)C ON F _D ON E1D C LK1R 16704022K177。 1%R 1650402100R 177。 1%U 413DALT ER A EP3C 25F 256Vers ion = 1. 0D C LKH1nST AT U SF4T C KH3T D IH4T D OJ4TMSJ5C ON F _D ON EH 14D AT A0H2nC EJ3nC ON F I GH5M SEL0H 13M SEL1H 12M SEL2G12C LK0E2C LK1E1C LK2M2C LK3M1C LK4E15C LK5E16C LK6M 15C LK7M 16C LK8A9C LK9B9C LK10A8C LK11B8C LK12T9C LK13R9C LK14T8C LK15R8R 163040250R 177。 1%U 413CALT ER A EP3C 25F 256Vers ion = 1. 0R U P3N 14RDN3P15D I F F I O_R 9pJ 15D I F F I O_R 9nJ 16I O_VB5N 0_J 13J 13I O_VB5N 0_J 14J 14I O_VB5N 0_K15K15I O_VB5N 0_K16K16I O_VB5N 0_L13L13I O_VB5N 0_L15L15I O_VB5N 0_L16L16I O_VB5N 0_N 15N 15I O_VB5N 0_N 16N 16I O_VB5N 0_P16P16I O_VB5N 0_R 16R 16D I F F I O_R 4pF 15D I F F