【正文】 then door=10。開門操作 elsif en_up=39。up=39。139。039。 else door=00。 then alarm=39。wahaha=39。 then if clr=39。 可發(fā)光段 a、 b、 c、 e、 g形成一個 2 字。 opendoor=39。 有下降請求，則電梯進入預(yù)備下降狀態(tài) elsif dd_cc00000011 then en_up=39。en_up=39。opendoor=39。 then d22=39。 電梯前一運動狀態(tài)為下降 elsif d22=39。039。039。139。039。139。139。 elsif g2=39。 。 q1=0。 elsif full=39。 then q1=0。event and clk=39。（進程 語句具體看附錄） end behav。電梯內(nèi)外請求信號寄存器 signal opendoor:std_logic。電梯外人下降請求信號寄存信號 signal q:integer range 0 to 1。電機控制信號和電梯運動 end dianti。電梯外人下降請求信號顯示 led_d : out std_logic_vector(5 downto 0)。到達樓層信號 door : out std_logic_vector(1 downto 0)。 超載、關(guān)門中斷、提前關(guān)門、清除報警信號 c_u1,c_u2,c_u3,c_u4,c_u5: in std_logic。 use 。而在結(jié)構(gòu)體模塊中又內(nèi)嵌有進程執(zhí)行單元。 輸出端口：電梯門控制信號（ door）、電梯所在樓層顯示（ led）電梯 外人上升請求信號顯示（ led_c_u）、電梯外人下降請求信號顯示（ led_c_d）、電梯內(nèi)請求信號顯示（ led_d）、看門狗報警信號（ wahaha）、電梯運動方向顯示（ ud）、超載警告信號（ alarm）、電機控制信號（ up,down）。實體對控制器的端口進行定義，結(jié)構(gòu)體對各端口的行為進行描述。各個狀態(tài)之間的轉(zhuǎn)換條件可由上面的設(shè)計要求所決定。 狀態(tài)顯示主控制器樓層選擇器譯碼器 樓層顯示 圖 電梯控制流程圖 湖南工學(xué)院 畢業(yè)設(shè)計（論文） 18 電梯運行控制流程圖如下 開 始電 梯 是 否 復(fù) 位用 戶 輸 入 程 序 段是 否 在 開 關(guān) 門是 否 空 閑是 否 處 于 上 行是 否 處 于 下 行結(jié) 束電 梯 復(fù) 位 程 序開 關(guān) 門 程 序是 否 上 行 召 換 是 否 下 行 召 換定 上 行 指 示 定 下 行 指 示執(zhí) 行 運 行 程 序 段執(zhí) 行 運 行 程 序 段否是否 否否否是是是是否是是 圖 湖南工學(xué)院 畢業(yè)設(shè)計（論文） 19 六層電梯控制器的設(shè)計思路 電梯控制器運用狀態(tài)機的設(shè)計方法，思路比較清晰。實體格式如下： ENTITY 實體名 IS [GENERIC（常數(shù)名：數(shù)據(jù)類型 [：設(shè)定值 ]） ] 類屬說明 PORT 端口說明 （端口信號名 1；模式 類型；端口信號名 2：模式 類型；端口信號名 3：模式 類型；端口信號名 4：模式 類型語句或常量定義 申 實體語句 END 實體名； 湖南工學(xué)院 畢業(yè)設(shè)計（論文） 16 （ 3）結(jié)構(gòu)體 所有能被仿真的實體都由結(jié)構(gòu)體（ ARCHITECTURE）描述，即結(jié)構(gòu)體描述實體的結(jié)構(gòu)或行為，一個實體可以有多個結(jié)構(gòu)體，每個結(jié)構(gòu)體分別代表該實體功能的不同實現(xiàn)方案。 構(gòu)造體（ ARCHITECTUR）：定義實體的實現(xiàn)。 （ 1） 要求的功能模塊劃分； （ 2） VHDL 的設(shè)計描述（設(shè)計輸入）； （ 3） 代碼仿真模擬（前仿真）； （ 4） 計綜合、優(yōu)化和布局布線； （ 5） 布局布線后的仿真模擬（后仿真）； （ 6） 設(shè)計的實現(xiàn)（下載到目標(biāo)器件）。 湖南工學(xué)院 畢業(yè)設(shè)計（論文） 15 （五） 靈活性 ： VHDL 最初是作為一 種仿真標(biāo)準(zhǔn)格式出現(xiàn)的，有著豐富的仿真語句和庫函數(shù)。 （三） 獨立性 ： VHDL 的硬件描述與具體的工藝技術(shù)和硬件結(jié)構(gòu)無關(guān)。 VHDL是一種設(shè)計、仿真和綜合的標(biāo)準(zhǔn)硬件描述語言。VHDL 具有與具體硬件電路無關(guān)和設(shè)計平臺無關(guān)的特性，并且具有良好的電路行為描述和系統(tǒng)描 述的能力，并在語言易讀性和層次化結(jié)構(gòu)化設(shè)計方面，表現(xiàn)了強大的生命力和應(yīng)用潛力。在 MAX2win 平臺上開發(fā)具有易學(xué)易懂、控制靈活方便、抗干擾能力強、運行穩(wěn)定可靠等優(yōu)點。 設(shè)計的基礎(chǔ)依據(jù) 湖南工學(xué)院 畢業(yè)設(shè)計（論文） 14 現(xiàn)代電子設(shè)計技術(shù)的核心是 EDA 技術(shù)。 (5)能記憶電梯內(nèi)外所有請求，并按照電梯運行規(guī)則按順序響應(yīng)，每個請求信號保留至執(zhí)行后消除。針對目前中小型電梯所能實現(xiàn)的功能，本控制器虛擬實現(xiàn)以下功能： （ 1） 指示電梯所在樓層 （ 2） 電梯基本運行 （ 3） 關(guān)門延時設(shè)置 （ 4） 提前關(guān)門設(shè)置 （ 5） 超載報警 （ 6） 故障報警 設(shè)計要求 六層電梯控制器將實現(xiàn)的功能： (1)每層電梯入口處設(shè)有上下請求開關(guān)，電梯內(nèi)設(shè)有顧客到達層次的停站請求開關(guān)。通過適當(dāng)設(shè)計，目標(biāo)芯片可以完成對 ADC0809的工作方式確定、輸入端口選擇、數(shù)據(jù)采集與處理等所有控制工作 ,并可通過系統(tǒng)板提供的譯碼顯示電路，將測得的結(jié)果顯示出來。它們之間的連接方式可參閱 “ 實驗電路結(jié)構(gòu) ” ： D/A的模擬信號的輸出接口是 “AOUT” ，示波器可掛接左下角的兩個連接端。 （ 12） RS232串行通訊接口：此接口電路是為單片機與 PC機通訊準(zhǔn)備的，由此可以使PC機、單片機、 FPGA/CPLD三者實現(xiàn)雙向通信。 （ 10） VGA視頻接口：通過它可完成目標(biāo)芯片對 VGA顯示器的控制。 注意，對于 GW48GK/PK系統(tǒng)，時鐘選擇比較簡單：每一頻率組僅接一個頻率輸入口，如低頻端的 4個頻率通過短路帽，可選的時鐘輸入口僅為 CLOCK2，因此對于 GW48GK/PK，總共只有 4個時鐘可同時輸入 FPGA： CLOCK0（ Pin126）、 CLOCK2（ Pin54）、 CLOCK5（ Pin56）、CLOCK9（ Pin126）。它們分別對應(yīng)三組時鐘輸入端。 （ 7） “ 時鐘頻率選擇 ” P1A/JP1B/JP1C ：為時鐘頻率選擇模塊。 （ 3）鍵 1~鍵 8 ：為實驗信號控制鍵，此 8個鍵受 “ 多任務(wù)重配置 ” 電路控制，它在每一張電路圖中的功能及其與主系統(tǒng)的連接方式隨 SW9的模式選擇而變，使用中需參照第二節(jié)中的電路圖。系統(tǒng)板面主要部件及其使用方法說明如下。 GW48 系統(tǒng)主板結(jié)構(gòu)與使用方法 圖 為 GW48CK 型 EDA 實驗開發(fā)系統(tǒng)的主板結(jié)構(gòu)圖（ GW48GK/PK 型未畫出，具體結(jié)構(gòu)說明應(yīng)該參考實物主板）， 該系統(tǒng)的實驗電路結(jié)構(gòu)是可控的。 g: GW48詳細使用方法可參見《 EDA技術(shù)實用教程》配套教學(xué)軟件 *.ppt。 d：換目標(biāo)芯片時要特別注意，不要插反或插錯，也不要帶電插拔，確信插對后才能開電源。而僅僅為了便于程序的驗證而用 FPGA 實現(xiàn)這些外圍電路，會大大延長程序的開發(fā)周期，更會增大開發(fā)的成本。QuartusII 設(shè)計軟件根據(jù)設(shè)計者需要提供了一個完整的多平臺開發(fā)環(huán)境，它包含 整個 FPGA和 CPLD 設(shè)計階段的解決方案。 湖南工學(xué)院 畢業(yè)設(shè)計（論文） 7 QuartusII 軟件介紹 Altera 公司的 QuartusII 軟件提供了可編程片上系統(tǒng)（ SOPC）設(shè)計的一個綜合開發(fā)環(huán)境。如果仿真結(jié)果達不到設(shè)計要求，就需要修改 VHDL 源代碼或選擇不同速度和品質(zhì)的器件，直至滿足設(shè)計要求；最后一步是將適配器產(chǎn)生的器件編程文 件通過編程器或下載電纜載入到目標(biāo)芯片 FPGA 或 CPLD 中。一般的設(shè)計，也可略去這一仿真步驟。一般情況下，這一仿真步驟可略去。此外，還可以采用圖形輸入方式（框圖，狀態(tài)圖等），這種輸入方式具有直觀、容易理解的優(yōu)點。不僅如此，高層次設(shè)計只是定義系 統(tǒng)的行為特性，可以不涉及實現(xiàn)工藝，因此還可以在廠家綜合庫的支持下，利用綜合優(yōu)化工具將高層次描述轉(zhuǎn)換成針對某種工藝優(yōu)化的網(wǎng)絡(luò)表，使工藝轉(zhuǎn)化變得輕而易舉。然而，電路級設(shè)計本質(zhì)上是基于門級描述的單層次設(shè)計，設(shè)計的所有工作（包括設(shè)計輸入、仿真和分析 、設(shè)計修改等）都是在基本邏輯門這一層次上進行的，顯然這種設(shè)計方法不能適應(yīng)新的形勢，一種高層次的電子設(shè)計方法，也即系統(tǒng)級設(shè)計方法，應(yīng)運而生。在制作 PCB 板之前還可以進行 PCB 后分析，其中包括熱分析、噪聲及竄擾分析、電磁兼容分析、可 靠性分析等，并可將分析后的結(jié)果參數(shù)反標(biāo)回電路圖，進行第二次仿真，也稱為后仿真。接著進行第一次仿真，其中包括數(shù)字電路的邏輯模擬、故障分析，模擬電路的交直流分析、瞬態(tài)分析。目前主要的 EDA系統(tǒng)都建立了框架結(jié)構(gòu)，如 Cadence公司的 DesignFramework， Mentor公司的 FalconFramework，而且這些框架結(jié)構(gòu)都遵守國際 CFI 組織制定的統(tǒng)一技術(shù)標(biāo)準(zhǔn)。 (2)VHDL可以用簡潔明確的代碼描述來進行復(fù)雜控制邏輯的設(shè)計，靈活且方便，而且也便于設(shè)計結(jié)果的交流、保存和重用。早期的硬件描述語言，如 ABEL、 HDL、 AHDL，由不同的EDA廠商開發(fā)，互不兼容，而且不支持多層次設(shè)計，層次間翻譯工作要由人工完成。 上述 ASIC 芯片，尤其是 CPLD/FPGA 器件，已成為現(xiàn)代高層次電子設(shè)計方法的實現(xiàn)載體。 設(shè)計全定制 ASIC 芯片時，設(shè)計師要定義芯片上所有晶體管的幾何圖形和工藝規(guī)則，最后將設(shè)計結(jié)果交由 IC廠家去進行掩模制造，做出產(chǎn)品。由于設(shè)計的主要仿真和調(diào)試過程是在高層次上完成的，這既有利于早期發(fā)現(xiàn)結(jié)構(gòu)設(shè)計上的錯誤，避免設(shè)計工作的浪費，又減少了邏輯功能仿真的工作量，提高了設(shè)計的一次成功率。 1．“自頂向下”的設(shè)計方法 10年前，電子設(shè)計的基本思路還是選用標(biāo)準(zhǔn)集成電路“自底向上”地構(gòu)造出一個新的系統(tǒng)，這樣的設(shè)計方法就如同一磚一瓦建造金字塔，不僅效率低、成本高而且容易出錯。 CAE 的主要功能是：原理圖輸入，邏輯仿真，電路分析，自動布局布線， PCB后分析。 EDA 技術(shù)已有 30年的發(fā)展歷程，大致可分為三個階段。電梯的微機化控制主要有以下幾種形式； PLC 控制， 單片機控制 ，單板機控制， 單微機控制， 多微機控制， 人工智能控制。 VHDL 具有功能強大的語言結(jié)構(gòu)，可以用簡潔明確的 源代碼 來描述復(fù)雜的邏輯控制。除了含有許多具有硬件特征的語句外， VHDL 的語言形式、描述風(fēng)格以及語法是十分類似于一般的 計算機高級語言 。在主進程中定義了 7個狀態(tài)，分別是“ stopon1”“ dooropen”“ doorclose”“ doorwait4”“ up”“ down”和“ stop” ,在電梯時鐘的觸發(fā)下，通過當(dāng)前狀態(tài)和信號燈信號判定下一狀態(tài)。 EDA 技術(shù)打破了軟件和硬件間的壁壘，是計算機的軟件技術(shù)與硬件實現(xiàn)、設(shè)計效率與產(chǎn)品能合二為一，它代表了電子技術(shù)和應(yīng)用技術(shù)的發(fā)展方向。湖南工學(xué)院 畢業(yè)設(shè)計（論文） 2021 屆畢業(yè)設(shè)計說明書 基于 GW48EDA 實驗箱的設(shè)計 系 、 部： 電氣與信息工程 學(xué)生姓名： AAA 指導(dǎo)教師： AAA 職稱 高級工程師 專 業(yè)： 電子信息工程技術(shù) 班 級： 0901 完成時間： 2021 年 5 月 湖南工學(xué)院 畢業(yè)設(shè)計（論文） 摘 要 電梯作為垂直方向的交通工具，在高層建筑和公共場所已成為不可或缺的設(shè)備。 VHDL 主要用于描述數(shù)字系統(tǒng)的接口，結(jié)構(gòu)和功能，它的語法簡單易懂，移植性好。信號燈控制進程中，信號燈存儲按鍵請求情況，它的熄滅是由狀態(tài)機進程中傳出的信號來控制。VHDL 的程序結(jié)構(gòu)特點