【正文】 二月 214:51 上午 二月 2104:51February 01, 20231業(yè)余生活要有意義，不要越軌。 04:51:2904:51:2904:51Monday, February 01, 20231知人者智，自知者明。 4:51:29 上午 4:51 上午 04:51:29二月 21楊柳散和風，青山澹吾慮。 01 二月 20234:51:29 上午 04:51:29二月 211楚塞三湘接，荊門九派通。 04:51:2904:51:2904:512/1/2023 4:51:29 AM1成功就是日復一日那一點點小小努力的積累。 二月 214:51 上午 二月 2104:51February 01, 20231行動出成果，工作出財富。 04:51:2904:51:2904:51Monday, February 01, 20231乍見翻疑夢，相悲各問年。Best Wish For You 靜夜四無鄰，荒居舊業(yè)貧。? 集成電路發(fā)明人： 杰克。它減小了芯片封裝外形的尺寸，做到裸芯片尺寸有多大，封裝尺寸就有多大。而拆卸 CPU芯片只需將插座的扳手輕輕抬起，則壓力解除， CPU芯片即可輕松取出。為使 CPU能夠更方便地安裝和拆卸，從 486芯片開始，出現(xiàn)一種名為 ZIF的 CPU插座，專門用來滿足 PGA封裝的CPU在安裝和拆卸上的要求。QFP/PFP封裝具有以下特點：Surface Mount Component? PQFP– Description: Plastic Quad Flat Pack– Class letter: U, IC, AR, C, Q, R– Lead Type : Gullwing – of Pins: 44 and up – Body Type: Plastic– Lead Pitch: 12 mils ( mm) to mils ( mm)– Orientation: Dot, notch, stripe indicate pin 1 and lead counts counterclockwise.Surface Mount Component? QFP (MQFP)– Description: Quad Flat Pack (QFP), Metric QFP (MQFP)– Class letter: U, IC, AR, C, Q, R– Lead Type : Gullwing– of Pins: 44 and up – Body Type: Plastic (Also metal and ceramic)– Lead Pitch: 12 mils ( mm) to mils ( mm)– Orientation: Dot, notch, stripe indicate pin 1 and lead counts counterclockwise.BGA球柵陣列封裝 ? 當 IC的頻率超過 100MHz時，傳統(tǒng)封裝方式可能會產(chǎn)生所謂的 “CrossTalk”現(xiàn)象，而且當 IC的管腳數(shù)大于 208 Pin時，傳統(tǒng)的封裝方式有其困難度。將芯片各腳對準相應的焊點，即可實現(xiàn)與主板的焊接。Intel系列 CPU中 8088就采用這種封裝形式，緩存 (Cache)和早期的內存芯片也是這種封裝形式。高溫老化（ burnin）? 12。溫度循環(huán)測試（ temperature cycle）? 8。芯片目檢（ die visual）? 3。線架的線路，再封裝絕緣的塑料或陶瓷外殼，并測試集成電路功能是否正常。檢驗之目的為確定構裝完成之產(chǎn)品是否合於使用。 所組成。把不需要的連接用材料及部份凸出之樹脂切除（ dejunk）。其過程為將導線架置於框架上並預熱，再將框架置於壓模機上的構裝模上，再以樹脂充填並待硬化。最後整個積體電路的周圍會 備送至彈匣（ magazine）內，以送至下一製程進行銲線。膠帶的皺摺與晶粒之相互碰撞。 form）、印字（ mark）、電鍍（ plating）及檢驗（ inspection）等。die以塑膠構裝中打線接合為例，其步驟依序為晶片切割（die亦由于銅的抗電子遷移（電版移民）能力比鋁好，因此可減輕其電移作用，提高芯片的可靠度。一般來說，圖案晶圓檢測系統(tǒng)系以白光或雷射光來照射晶圓表面。 光罩檢測（ Retical檢查） 監(jiān) 影響 CMP制程的變量包括有：研磨頭所施的壓力與晶圓的平坦度、晶圓與研磨墊的旋轉速度、研漿與研磨顆粒的化學成份、溫度、以及研磨墊的材質與磨損性等等。CMP）兼具有研磨性物質的 機械式研磨 與酸堿溶液的 化學式研磨兩種作用，可以使晶圓表面達到全面性的平坦化，以利后續(xù)薄膜沉積之進行。磨 學 離子植入制程可對植入?yún)^(qū)內的摻質濃度加以精密控制。這樣做可以讓這些金屬原子針對極窄、極深的結構進行溝填，以形成極均勻的表層，尤其是在最底層的部份。積 理 金 物理氣相沈積（ PVD）主要是一種物理制程而非化學制程。■ ■ 術 電漿蝕刻中蝕刻的作用，可能是電漿中離子撞擊晶片表面所產(chǎn)生的物理作用，或者是電漿中活性自由基（ Radical）與晶片表面原子間的化學反應，甚至也可能是以上兩者的復合作用。一般清洗技術工藝 清潔源 容器 清潔效果剝離光刻膠 氧等離子體 平板反應器 刻蝕膠去聚合物 H2SO4:H2O=6:1 溶液槽 除去有機物去自然氧化層 HF:H2O1:50 溶液槽 產(chǎn)生無氧表面旋轉甩干 氮氣 甩干機 無任何殘留物RCA1(堿性 ) NH4OH:H2O2:H2O=1:1:溶液槽 除去表面顆粒RCA2(酸性 ) HCl:H2O2:H2O=1:1:5溶液槽 除去重金屬粒子DI清洗 去離子水 溶液槽 除去清洗溶劑光 學 顯 影 光學顯影是在感光膠上經(jīng)過曝光和顯影的程序，把光罩上的圖形轉換到感光膠下面的薄膜層或硅晶上。PSGNSiP+PP+N+ N+VDDIN OUTPNSDDS集成電路中電阻 1ALSiO2 R+PP+PSUBN+R VCCN+BLNepi P+基區(qū)擴散電阻集成電路中電阻 2SiO2 RN+P+PSUBRN+BLNepi P+發(fā)射區(qū)擴散電阻集成電路中電阻 3基區(qū)溝道電阻SiO2 R N+P+PSUBRN+BLNepi P+P集成電路中電阻 4外延層電阻SiO2 RP+PSUBRNepi P+PN+集成電路中電阻 5MOS中多晶硅電阻SiO2Si多晶硅 氧化層其它： MOS管電阻集成電路中電容 1SiO2 AP+PSUBB+N+BLN+E P+NP+IA B+Cjs發(fā)射區(qū)擴散層 — 隔離層 — 隱埋層擴散層 PN電容集成電路中電容 2MOS電容AlSiO2ALP+PSUBNepiP+N+N+主要制程介紹矽晶圓材料（ Wafer）　 圓晶是制作矽半導體 IC所用之矽晶片，狀似圓形，故稱晶圓。PSGNSiP+PP+N+ N+CMOS集成電路工藝以 P阱硅柵 CMOS為例? 12。NSiPB+CMOS集成電路工藝以 P阱硅柵 CMOS為例? 10。NSiPB+CMOS集成電路工藝以 P阱硅柵 CMOS為例? 8。光刻膠NSiPB+CMOS集成電路工藝以 P阱硅柵 CMOS為例? 6。阱區(qū)注入及推進，形成阱區(qū)NSiPCMOS集成電路工藝以 P阱硅柵 CMOS為例? 3。 VPE（ Vaporous phase epitaxy) 氣相外延生長硅SiCl4+H2→Si+HCl2。減小寄生 PNP管的影響SiO2PSUBN+BL要求：1。2天半時間長成。后，再利用硅晶種慢慢拉出單晶硅晶棒。晶圓