1-pld發(fā)展概述-wenkub.com
2025-02-24 09:03 本頁面
【正文】 特性 CPLD FPGA結(jié) 構(gòu)工 藝 乘 積項(xiàng)結(jié) 構(gòu) 查 找表加寄存器 結(jié) 構(gòu)觸 發(fā) 器數(shù)量 少 多規(guī) 模和復(fù) 雜 度 規(guī) 模小，復(fù) 雜 度低 規(guī) 模大，復(fù) 雜 度高時(shí) 延 PinPin延 時(shí) 固定 PinPin延 時(shí) 不可 預(yù)測編 程靈活性 靈活性小 靈活性大功耗 大 小編 程方式 基于 EEPROM或者FLASH編 程，掉電 信息不 丟 。邏輯單元（ LE） 系列 ? 嵌入式陣列塊（ EAB）? 邏輯陣列塊（ LAB）? 邏輯單元 (LE)? 快速通道（ FT）? I/O單元 共享擴(kuò)展項(xiàng)為同一 LAB內(nèi)的任意或全部宏單元共享。這樣用一個(gè)宏單元即可。置位端（ Preset）每個(gè)宏單元提供 5個(gè)乘積項(xiàng)。I/O引腳宏單元的輸出編程單元：它控制兩輸入端的與門是否傳送對應(yīng)的 PIA信號(hào)去 LAB，實(shí)現(xiàn)軟開關(guān)作用。AlteraCell)? 擴(kuò)展 /并行乘積項(xiàng)? 可編程連線陣列(Programmable? 邏輯陣列塊 (Logic常用門電路在 PLD中的表示法PLD器件結(jié)構(gòu)介紹? 低密度 PLD器件結(jié)構(gòu)介紹? CPLD器件結(jié)構(gòu)介紹? FPGA器件結(jié)構(gòu)介紹 式? 從編程工藝上區(qū)分：? Xilinx公司： ? 20世紀(jì) 80年代中期， Xilinx公司提出了現(xiàn)場可編程的概念，推出了第一片 FPGA。PLUS3. 要了解 PLD設(shè)計(jì)的服務(wù)對象。PLD設(shè)計(jì)? 以計(jì)算機(jī)為工作平臺(tái)，以相關(guān)設(shè)計(jì)軟件工具為開發(fā)環(huán)境，以硬件描述語言 HDL為設(shè)計(jì)語言，以 PLD器件為載體，以ASIC或者 SOC芯片為設(shè)計(jì)目標(biāo)的電子產(chǎn)
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1