【正文】 競(jìng)爭(zhēng)冒險(xiǎn)可能導(dǎo)致負(fù)載電路誤動(dòng)作，應(yīng)用中需加以注意。數(shù)值比較器 用于比較兩個(gè)二進(jìn)制數(shù)的大小。數(shù)據(jù)選擇器的作用 是 根據(jù)地址碼的要求，從多路輸入信號(hào)中選擇其中一路輸出。 組合邏輯電路的 基本分析方法 是：根據(jù)給定電路逐級(jí)寫出輸出函數(shù)式，并進(jìn)行必要的化簡(jiǎn)和變換，然后列出真值表，確定電路的邏輯功能。1. 加封鎖脈沖2. 加選通脈沖3. 修改邏輯設(shè)計(jì)4. 接入濾波電容消除冒險(xiǎn)的方法：EXIT組合邏輯電路指 任一時(shí)刻的輸出僅取決于該時(shí)刻輸入信號(hào)的取值組合，而與電路原有狀態(tài)無(wú)關(guān) 的電路。　　邏輯門因輸入端的 競(jìng)爭(zhēng)而導(dǎo)致輸出產(chǎn)生 不應(yīng)有的尖峰干擾脈沖的現(xiàn)象，稱為冒險(xiǎn)。 　　依次類推，直至最低位比較結(jié)束。 用于比較兩個(gè)數(shù)的大小。各位運(yùn)算并行進(jìn)行。1111110011101010100110110010100110000000CiSiCi1BiAi輸 出輸　入AiBiSiCiCO∑CICi1EXIT (二 ) 多位加法器 實(shí)現(xiàn)多位加法運(yùn)算的電路　　其低位進(jìn)位輸出端依次連至相鄰高位的進(jìn)位輸入端，最低位進(jìn)位輸入端接地。 加法器和數(shù)值比較器 EXIT一、加法器 (一 ) 加法器基本單元半加器 　　 Half Adder，簡(jiǎn)稱 HA。該題可用代數(shù)法或卡諾圖法求解。而任何一個(gè)邏輯函數(shù)都可表示成最小項(xiàng)表達(dá)式，　　當(dāng)邏輯函數(shù)的變量個(gè)數(shù)和數(shù)據(jù)選擇器的地址輸入變量個(gè)數(shù)相同時(shí)，可直接 將邏輯函數(shù)輸入變量有序地接數(shù)據(jù)選擇器的地址輸入端 。 輸出哪一路數(shù)據(jù)由地址碼 A1 A0 決定 。數(shù)據(jù)選擇器 2 的輸出　　內(nèi)含兩個(gè)相同的 4 選 1 數(shù)據(jù)選擇器。 選擇哪一路信號(hào)輸出由地址碼決定?！?數(shù)據(jù)選擇器和數(shù)據(jù)分配器 EXITD0YD1D2D34 選 1 數(shù)據(jù)選擇器工作示意圖A1 A0一、數(shù)據(jù)選擇器和數(shù)據(jù)分配器的作用 數(shù)據(jù)選擇器 : 根據(jù)地址碼的要求，從多路輸入信號(hào)中 選擇其中一路輸出的電路 .又稱多路選擇器 (Multiplexer，簡(jiǎn)稱 MUX)或多路開關(guān)。EXIT4 線 7 段譯碼器 /驅(qū)動(dòng)器 CC14547真值表消隱000000001111消隱000000001111消隱000000010111消隱000000000111消隱000000011011消隱0000000010119110011110011811111110001170000111111016111110001101511011011010141100110001013100111111001210110110100110000110100010011111100001消隱00000000YgYfYeYdYcYbYa ABCDBI數(shù)字顯示輸 出輸 入4 線 7 段譯碼器 /驅(qū)動(dòng)器 CC14547的邏輯功能示意圖CC14547BI D C B ABIYgYfYeYdYcYbYa 消隱消隱消隱消隱消隱消隱消隱允許數(shù)碼顯示偽碼　　相應(yīng)端口輸出有效電平 1，使顯示相應(yīng)數(shù)字。 　　液晶顯示原理：無(wú)外加電場(chǎng)作用時(shí)，液晶分子排列整齊，入射的光線絕大部分被反射回來(lái)，液晶呈透明狀態(tài)，不顯示數(shù)字；當(dāng)在 相應(yīng)字段的電極上加電壓時(shí)，液晶中的導(dǎo)電正離子作定向運(yùn)動(dòng)，在運(yùn)動(dòng)過(guò)程中不斷撞擊液晶分子， 破壞了液晶分子的整齊排列，液晶對(duì)入射光產(chǎn)生散射而變成了暗灰色，于是顯示出相應(yīng)的數(shù)字。 　　共陰接法數(shù)碼顯示器需要配用輸出高電平有效的譯碼器。 主要缺點(diǎn)：工作電流大，每字段工作電流約 10 mA 。它們由七段可發(fā)光的字段組合而成。 10 個(gè)譯碼輸出端，低電平 0 有效。(2)A3 = 1 時(shí)，低位片不工作，高位片工作，譯出與輸入 1000 ~ 1111分別對(duì)應(yīng)的 8 個(gè)輸出信號(hào) Y8 ~ Y15。 STA不用，應(yīng)接有效電平 1 。并令 A2 = Ai， A1 = Bi， A0 = Ci1。EXIT[例 ] 試用譯碼器實(shí)現(xiàn)全加器。 當(dāng)譯碼器輸出 低電平有效時(shí)，多選用與非門； 譯碼器輸出 高電平有效時(shí)，多選用或門。實(shí)物圖片 EXIT01111111111011011111101101110111111010111101111001011111011111001111110110100111111101100011111111000001111111110111111111Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2STB+STCSTA輸　　　　出輸　　入CT74LS138 真值表允許譯碼器工作禁止譯碼 Y7 ~ Y0 由輸入二進(jìn)制碼 A A A0 的取值決定。 　　將表示特定意義信息的二進(jìn)制代碼翻譯出來(lái)。 掌握二進(jìn)制譯碼器 CT74LS138 的 邏輯功能和使用方法。反碼輸出　　被編信號(hào)輸入， (省略了 I0)，低電平有效。又稱 十進(jìn)制編碼器 。I3I7Y2=I4 實(shí)現(xiàn)編碼功能的電路 編碼器 二進(jìn)制編碼器 二 十進(jìn)制編碼器 優(yōu)先編碼器 編碼器 (即 Encoder) 被編信號(hào) 二進(jìn)制代碼 編碼器 EXITI1I2I3I4I5I6I7Y0Y1Y23 位二進(jìn)制 編碼器　　用 n 位二進(jìn)制數(shù)碼對(duì) 2n 個(gè)輸入信號(hào)進(jìn)行編碼的電路。EXIT　　半加器電路能用與非門實(shí)現(xiàn)嗎？用與非門實(shí)現(xiàn)的半加器電路為AiBi SiCi1 iii BAC =iiiiiBABAS+=iiiiii ABABBA .=　　此式雖非最簡(jiǎn)，但這樣可利用 Ci 中的信號(hào) Ai Bi ， 省去實(shí)現(xiàn) Ai 和 Bi 的兩個(gè)非門，從而使整體電路最簡(jiǎn)。ABEXIT(3)根據(jù)輸出邏輯式畫邏輯圖YABCY =AC用與非門實(shí)現(xiàn)。然后分析輸出變量和輸入變量間的邏輯關(guān)系，列出真值表。這種功能的電路稱為全加器。熟練后可從輸出向輸入直接推出整個(gè)電路的輸出邏輯式?！　⊥ㄟ^(guò)分析真值表特點(diǎn)來(lái)說(shuō)明功能?！?組合邏輯電路的分析方法和設(shè)計(jì)方法 EXIT一、組合邏輯電路的基本分析方法分析思路：基本步驟：　 　 根據(jù)給定邏輯電路，找出輸出輸入間的邏輯關(guān)系，從而確定電路的邏輯功能。 組合電路的組成特點(diǎn)： 　　由門電路構(gòu)成，不含記憶單元，只存在從輸入到輸出的通路，沒有反饋回路。 了解組合邏輯電路的特點(diǎn)與描述方法。 　 概　述EXIT一、組合邏輯電路的概念 　　指任何時(shí)刻的輸出僅取決于該時(shí)刻輸入信號(hào)的組合，而與電路原有的狀態(tài)無(wú)關(guān)的電路。 組合電路的描述方法主要有邏輯表達(dá)式、真值表、卡諾圖和邏輯圖等。 根據(jù)給定邏輯圖 寫出輸出邏輯式 ，并進(jìn)行必要的化簡(jiǎn)列真值表分析邏輯功能EXIT[例 ] 分析下圖所示邏輯 電路的功能。 　　 A、 B、 C 三個(gè)輸入變量中，有奇數(shù)個(gè) 1時(shí)，輸出為 1，否則輸出為 0。 　　由 Si 表達(dá)式可知，當(dāng)輸入有奇數(shù)個(gè) 1 時(shí)，Si = 1，否則 Si = 0。EXIT二、組合邏輯電路的基本設(shè)計(jì)方法 設(shè)計(jì)思路：基本步驟： 分析給定邏輯要求，設(shè)計(jì)出能實(shí)現(xiàn)該功能的組合邏輯電路。　 　 根據(jù)真值表用代數(shù)法或卡諾圖法求最簡(jiǎn)與或式，然后根據(jù)題中對(duì)門電路類型的要求，將最簡(jiǎn)與或式變換為與門類型對(duì)應(yīng)的最簡(jiǎn)式