清華大學(xué)-微機原理-wenkub.com
2024-10-02 18:37 本頁面
【正文】 主要由順序執(zhí)行和數(shù)據(jù)的聚集存放造成 二、存儲器訪問的局部性原理 存儲系統(tǒng)的基本概念 存儲器的層次結(jié)構(gòu)是依靠存儲器訪問的局部性實現(xiàn)的 存儲器的層次結(jié)構(gòu)的性能由命中率來衡量： 命中率 —— 對層次結(jié)構(gòu)存儲系統(tǒng)中的某一級存儲器來說，要訪問的數(shù)據(jù)正好在這一級的概率 二、存儲器訪問的局部性原理 存儲系統(tǒng)的基本概念 例：兩級存儲系統(tǒng) M1 訪問時間 TA1， 命中率 H M2 訪問時間 TA2 則平均訪問時間 TA=HTA1+(1H)TA2 規(guī)定：訪問時間比 訪問效率 12AATTr ?AATTe 1?則 Hrre )1(1???Hrre )1(1???二、存儲器訪問的局部性原理 存儲系統(tǒng)的基本概念 追求 1 0 r=1 r=2 r=10 r=100 e H 半導(dǎo)體存儲器 一、半導(dǎo)體存儲器的分類 RAM 靜態(tài) RAM（ SRAM） 動態(tài) RAM（ DRAM） ROM 掩膜型 ROM 可編程 ROM（ PROM） 可擦除可編程 ROM（ EPROM） 電可擦除可編程 ROM（ E2PROM) 半導(dǎo)體存儲器 二、半導(dǎo)體存儲器的組成 P. 157 三、靜態(tài) RAM（ SRAM） ?SRAM基本存儲電路 P. 159 半導(dǎo)體存儲器 三、靜態(tài) RAM（ SRAM） 存儲矩陣 地址譯碼器 地址寄存器 地址總線 讀寫放大器 數(shù)據(jù)寄存器 數(shù)據(jù)總線 控制電路 OE WE CE SRAM芯片的結(jié)構(gòu) 半導(dǎo)體存儲器 三、靜態(tài) RAM（ SRAM） ?SRAM的特點 讀寫速度快 所用管子數(shù)目多，單個器件容量小 T T2總有一個處于到通狀態(tài)，功耗較大 SRAM通常用來做 Cache 四、動態(tài)
數(shù)學(xué)相關(guān)推薦
鄂ICP備17016276號-1