審核通過(guò)的電路的設(shè)計(jì)與仿真集成電路畢業(yè)論文-wenkub.com
2025-06-25 13:30 本頁(yè)面
【正文】 感謝同學(xué)們對(duì)我學(xué)習(xí)和生活的關(guān)心與幫助，感謝我的家人在大學(xué)期間給我的關(guān)心和鼓勵(lì)，給了我繼續(xù)學(xué)習(xí)深造的機(jī)會(huì)，才能讓我有了今天的進(jìn)步。 TTVdd Vdd Gnd 5VVin Vp Gnd pulse(0 0 1n 1n )Vin1 Vn 0 1VM1 6 Gnd 5 Vdd nvp L= W=70uM2 7 Vp 5 Vdd nvp L= W=70uM3 6 6 Gnd Gnd nvn L=2u W=39uM4 7 6 Gnd Gnd nvn L=2u W=39uM5 5 1 Vdd Vdd nvp L= W=M6 out 7 Gnd Gnd nvn L= W=60uM7 out 1 Vdd Vdd nvp L= W=M8 1 1 Vdd Vdd nvp L= W=M9 2 1 Vdd Vdd nvp L= W=M10 1 2 3 Gnd nvn L=1u W=8uM11 2 2 4 Gnd nvn L=1u W=8uM12 3 4 Gnd Gnd nvn L=1u W=8uM13 4 4 Gnd Gnd nvn L=1u W=8uM14 8 2 7 Gnd nvn L=1u W=40uM15 10 IN2 Vdd Vdd nvp L=2u W=4uM16 10 IN1 Vdd Vdd nvp L=2u W=4uM17 11 11 10 Vdd nvp L=1u W=8uM18 Gnd Gnd 11 Vdd nvp L=1u W=8uM19 Vdd Vdd 12 Gnd nvn L=2u W=4uM20 12 12 13 Gnd nvn L=2u W=4uM21 13 IN2 Gnd Gnd nvn L=1u W=8uM22 13 IN1 Gnd Gnd nvn L=1u W=8uR1 10 CM 5KR2 CM 2 5KC1 8 out 1pFC2 out Gnd 3pF.temp 0 25 40 60 80.dc Vdd 1V 5V .print v(out).end 致謝本論文是在王超老師耐心、嚴(yán)謹(jǐn)?shù)闹笇?dǎo)下完成的。 TTVdd Vdd Gnd 5VVin Vp Gnd DC 1VM1 6 Gnd 5 Vdd nvp L= W=70uM2 7 Vp 5 Vdd nvp L= W=70uM3 6 6 Gnd Gnd nvn L=2u W=39uM4 7 6 Gnd Gnd nvn L=2u W=39uM5 5 1 Vdd Vdd nvp L= W=M6 out 7 Gnd Gnd nvn L= W=60uM7 out 1 Vdd Vdd nvp L= W=M8 1 1 Vdd Vdd nvp L= W=M9 2 1 Vdd Vdd nvp L= W=M10 1 2 3 Gnd nvn L=1u W=8uM11 2 2 4 Gnd nvn L=1u W=8uM12 3 4 Gnd Gnd nvn L=1u W=8uM13 4 4 Gnd Gnd nvn L=1u W=8uM14 8 2 7 Gnd nvn L=1u W=40uM15 10 IN2 Vdd Vdd nvp L=2u W=4uM16 10 IN1 Vdd Vdd nvp L=2u W=4uM17 11 11 10 Vdd nvp L=1u W=8uM18 Gnd Gnd 11 Vdd nvp L=1u W=8uM19 Vdd Vdd 12 Gnd nvn L=2u W=4uM20 12 12 13 Gnd nvn L=2u W=4uM21 13 IN2 Gnd Gnd nvn L=1u W=8uM22 13 IN1 Gnd Gnd nvn L=1u W=8uR1 10 CM 5KR2 CM 2 5KC1 8 out 1pFC2 out Gnd 3pF.DC Vin 0 5 .print dc v(Vdd) v(out) v(Vin).end 附錄四輸出擺幅仿真：.lib 39。.end 附錄二主電路輸出電流仿真網(wǎng)表：.lib 39。 參考文獻(xiàn)[1] Behzad Razavi. Design of Analog COMS Intergrated Circuits. NewYork:McGrawHell，2001: 242243[2] 陳恒江, 劉明峰, 郭良權(quán), [J] . 微電子學(xué),2009, 23(6) : 155158.[3] 袁石文,副開(kāi)裕. 一種電流型共模反饋電路[J]. 儀器儀表學(xué)報(bào),1998 ,9 (1) :69.[4] 李聯(lián). MOS運(yùn)算放大器—[M]. 復(fù)旦大學(xué)出版社, 1987,9:5658[5] 傅志暉, 程?hào)|方, 梅其元，等, 32 位浮點(diǎn)陣列乘法器的設(shè)計(jì)及算法比較[J] . 微電子學(xué), 2003, 33 (3) :190195.[6] BOOTHAD. A sig ned binary mult iplication technique [J] . Mechan and Appld Math, 1951,4(2) :236240.[7] C. A. Papazoglou. Noninteracting electronically tunable CC II basedcurrent mode biquadratic filters. IEEp – roc[J]. Circuits Devicessys , 1997 ,13(7):178 184.[8] 侯華敏, 楊虹. 高性能乘加單元的設(shè)計(jì)[J] . 微電子學(xué), 2005, 35(5) : 509512.[9] 袁石文. 集成電路中的反饋[J]. 陜西工學(xué)院學(xué)報(bào), 1999, 2(4): 2528.[10] 李端, 艾永樂(lè). 基于Multisim高增益共模反饋電路的研究[J]. 北京電子科技學(xué)院學(xué)報(bào), 2009,6(3): 1216.[11] 譚博學(xué), 苗匯靜. 集成電路原理及應(yīng)用[M]. 北京: 電子工業(yè)出版社,2008:4647[12] 馬學(xué)坤. 集成電路中反饋的應(yīng)用及意義[J]. 電訊技術(shù), 2001, 14(2): 103105.[13] 何紅松. CMOS高性能運(yùn)算放大器研究與設(shè)計(jì)[J].微電子學(xué)，2009，14（1）：1416.[14] 尹勇生,[D].合肥:合肥工業(yè)大學(xué)學(xué)報(bào)( 自然科學(xué)版),2008,(9):1362.[15] [D].湖南科技學(xué)院學(xué)報(bào)，2007,（28）：28.[16] 成東波,孫玲玲,洪慧,章少杰,[J].微電子 ,41（3）：336337.[17] 馬磊,原義棟,[J].,34（10）：145.[18] , M. R. Wordeman and D. P. Keretal. , Experimental Technology and Characterizati on of SelfAligned LowTemperture Operation NMOS Devices, International Electron Devices Meeting Technical Digest, 1987, 397400.[19] , AND and ,IEEE[J]. SolidState Circuits,1990, 25:10051008.[20] NILS HEDE NSTIERNA and KJELLO. JEPPSON, IEEE Trans[J]. ComputerAided Design, 1987, CAD6:270281. 附錄一主電路相頻及幅頻特性仿真網(wǎng)表：.lib 39。采用Tanner EDA工具，完成主電路版圖和偏置電路版圖的設(shè)計(jì)，并對(duì)主電路版圖和偏置電路版圖進(jìn)行DRC驗(yàn)證。圖43 偏置電路版圖圖43為共模反饋電路版圖，版圖面積=38um39um=1482um2圖44 偏置電路版圖DRC驗(yàn)證圖44為偏置電路版圖DRC驗(yàn)證結(jié)果，結(jié)果表明，DRC驗(yàn)證無(wú)任何錯(cuò)誤，可以通過(guò)DRC驗(yàn)證。圖41 整體電路版圖圖41為共模反饋電路版圖，版圖面積=171um249um=42579um2圖42 整體電路版圖DRC驗(yàn)證圖42為共模反饋電路版圖進(jìn)行DRC驗(yàn)證結(jié)果，結(jié)果表明，DRC驗(yàn)證無(wú)任何錯(cuò)誤，可以通過(guò)DRC驗(yàn)證。2. 相同圖形邊沿間的距離。出現(xiàn)錯(cuò)誤必須重新布局、布線，并進(jìn)行DRC檢查，直至沒(méi)有錯(cuò)誤為止。在版圖設(shè)計(jì)中,為了提高M(jìn)OS晶體管的匹配,應(yīng)按照MOS晶體管匹配原則進(jìn)行版圖設(shè)計(jì),具體如下：(finger)圖形。是的輸出曲線。、60176。選取==1um，則，=70um表32 調(diào)整后的MOS管參數(shù)值M1M2M3M4M5M6M7M8M9M10M11M12M13M14M15M16M17M18M19M20M21M22W58583939187270555555444884488L112211111
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1