【正文】 再一次向我的導師謝劍鋒老師表示感謝，并向所有在論文完成過程中給予過我關心、幫助和支持的老師、同學、朋友們致以最誠摯的謝意，謝謝你們！同時也感謝學校圖書館給我們提供了良好的查詢資料和下載資料的場所，感謝學院為我們提供了良好的做畢業(yè)設計的環(huán)境。特別是她多次詢問我設計進程，在我感到進展困難的時候為我指點迷津，幫助我開拓思路，精心點撥，熱忱鼓勵?；贔PGA的微波爐控制器系統(tǒng)的設計， [J].福建電腦, 2005[4]. Stephan THE CORDICALGORITHM IN A VERSATILE COFDM MODULATOR/DEMODULATOR DESIGN ［M］. Fourth IEEE International Caracas Conference on Devices, Circuitsand Systems［C］.Aruba, April 17~19, 2002.[5].FPGA設計與應用,諸振勇 等 編著 [M] 西安電子科技大學出版社 2006年[6] 沈嗣昌，臧春華，蔣璇. 數字設計引論[M]. 北京:高等教育出版社，2000.[7]．袁慶輝 , 曹衛(wèi)芳，基于單片機的可編程微波爐控制器系統(tǒng)設計， [J].工業(yè)控制計算機, 2008, (04), [8]. 王小利，可編程微波爐控制器系統(tǒng)設計， [J].實驗室研究與探索, 2009, (01), [8]做完開題報告到真正開始動手，中間隔了幾個月，一直都沒有系統(tǒng)的去把課題的相關知識籠統(tǒng)起來，后來把之前找到的資料綜合起來，開始著手了自己的論文。老師先給我們指明了去找那幾本書籍進行查詢，先了解一下FPGA的具體知識再開始設計制作。END ARCHITECTURE ART。 U2:DCNT6 PORT MAP(S1，LOAD，COOK，DATA3(7 DOWNTO 4)，SEC_H，S2)。 SIGNAL S2:STD_LOGIC。 CARRY_OUT:OUT STD_LOGIC)。 END COMPONENT DCNT10。ARCHITECTURE ART OF JSQ IS COMPONENT DCNT10 IS PORT(CLK，LOAD，ENA:IN STD_LOGIC。 MIN_L:OUT STD_LOGIC_VECTOR(3 TO 0)。 LOAD:IN STD_LOGIC。USE 。 CQ=CQI。039。139。 END IF。 ELSE CQI=CQI39。139。139。 CARRY_OUT: OUT STD_LOGIC )。 LOAD:IN STD_LOGIC。LIBRARY IEEE。 END PROCESS。ELSE CARRY_OUT=39。EVENT AND CLK=39。 END IF。 THEN IF CQI=0000 THEN CQI=1001。EVENT AND CLK=39。 BEGIN PROCESS(CLK，LOAD，ENA) IS BEGIN IF LOAD=39。 CQ:OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。ENTITY DCNT10 IS PORT(CLK:IN STD_LOGIC。END ARCHITECTURE ART。 n WHEN 1101=DOUT7=1111001。 8 WHEN 1001=DOUT7=1101111。 4WHEN 0101=DOUT7=1101101。 顯示0的g～a WHEN 0001=DOUT7=0000110。ENTITY YMQ47 IS PORT(AIN4:IN STD_LOGIC_VECTOR(3 DOWNTO 0)。END ARCHITECTURE ART。139。 LD_DONE=39。 END IF。039。139。 ELSIF SET_T=39。139。139。139。139。039。039。 END PROCESS。EVENT AND CLK=39。 BEGIN PROCESS(CLK，RESET) IS BEGIN IF RESET=39。COOK，LD_8888，LD_CLK，LD_DONE:OUT STD_LOGIC)。 狀態(tài)控制器的VHDL源程序LIBRARY IEEE。 LOAD_CLK WHEN OTHERS= NULL。 LD_CLK。 VARIABLE TEMP:STD_LOGIC_VECTOR(2 DOWNTO 0)。 LOAD:OUT STD_LOGIC)。 LD_8888:IN STD_LOGIC。第五章 主要VHDL源程序清單第五章. 主要VHDL源程序清單 數據裝載器的VHDL源程序LIBRARY IEEE。可知當LD_CLK、LD_TEST、LD_DONE 三路信號中有且僅有一路信號電平有效擇器相應的值作為輸出。 ZZQ 電路符號 烹調計時器JSQ的設計烹調計時器JSQ為減數計數器，其最大計時時間為59:59。 狀態(tài)控制器KZQ的設計狀態(tài)控制器KZQ的功能是控制微波爐工作過程中的狀態(tài)轉換，并發(fā)出有關控制信息，因此我們可用一個狀態(tài)機來實現(xiàn)它。 (2) 數據裝載器ZZQ的功能是根據KZQ發(fā)出的控制信號選擇定時時間和烹調完成信息的裝入。同時，系統(tǒng)自動進入復位狀態(tài)。按下 TEST 鍵，4 個數碼管上會顯示“0000”的信息，紅色工作指示燈亮起。具體設計時，采用 4 位 LED 數碼管顯示加熱倒計時，5個狀態(tài)提示指示燈分別表示：低火、中火、高火、工作狀態(tài)、完成提示。該芯片通過了輸入模塊提供的按鍵信息輸入實現(xiàn)數據信息裝載處理，并且將處理的最后結果理信息通過顯示模塊顯示出來。下面是該系統(tǒng)功能模塊圖，如圖 所示. 輸入部分輸入部分本設計采用的是鍵盤輸入設置，也就是由一個 3*3 矩陣鍵盤實現(xiàn)數據輸入控制。. 系統(tǒng)功能模塊本系統(tǒng)主要由三部分組成，分別是輸入、控制和顯示。：按下此鍵，系統(tǒng)開始工作，在烹調的過程中4個數碼管上顯示的數字信息開始1/s的頻率開始倒計時，此時紅色LED指示燈常亮。：按下此鍵，在4個數碼管上會顯示“0300”的+60的信息，每按一次紅色LED指示燈亮一次。下面是該系統(tǒng)總體框圖，如圖 所示：圖 該控制器系統(tǒng)在 EDA 實驗箱上實現(xiàn)的外觀布局如圖 所示。 ，包括設計輸入與綜合工具、仿真工具、時序分析工具等，默認為Quartus II自帶的仿真器、綜合器以及時序分析器。 Quartus II設計流程： 設計輸入：完成期間的硬件描述，包括文本編輯器、塊與符號編輯器、MegaWizard插件管理器、約束編輯器和布局編輯器等工具； 綜合：包括分析和綜合器以、輔助工具和RTL查看器等工具； 布局連線：將設計綜合后的網表文件映射到實體器件的過程，包括Fitter工具、約束編輯器、布局圖編輯器、芯片編輯器和增量布局連線工具；時序分析； 仿真：Quartus II提供了功能仿真和時序仿真兩種工具； 器件編程與配置：包括四種編程模式，即被動串行模式、JTAG模式、主動串行模式和插座內編程模式。具有運行速度快，界面統(tǒng)一，功能集中，易學易用等特點。對于相同邏輯行為允許有不同的語句方式去表達。如果定義了一個實體之后，其他實體可以利用這個實體，也可以另外開發(fā)一個實體庫。1）要求功能模塊劃分；2）VHDL設計描述（設計輸入）；3）代碼仿真模擬（前仿真）；4）綜合、優(yōu)化和布局布線；5）布局布線后的仿真模擬；6）設計實現(xiàn)（下載到目標器件）。VHDL是一種標準化的硬件描述語言，同一個設計描述可以被不同的工具所支持，使得設計描述的移植成為可能。VHDL不僅支持慣性延遲與傳輸延遲，還可以比較準確地建立起硬件電路的模型。、易于修改VHDL已經成為IEEE標準的規(guī)范硬件描述語言，絕大多數EDA幾乎都支持VHDL，這就為VHDL的進一步推廣以及廣泛應用奠定了扎實的基礎。這一種將設計實體分成內外兩部分的概念是VHDL的系統(tǒng)設計的基本點 VHDL的特點、設計靈活VHDL具備功能強大的語言結構，可以用簡潔且明確的源代碼來描述比較復雜的邏輯控制。VHDL主要是用于描述數字系統(tǒng)的一些結構，行為，功能與接口。最開始是由美國國防部開發(fā)出來的，提供給美軍提高設計的可靠性，縮減開發(fā)周期的一種設計語言 。FPGA／CPLD軟件包中有各種輸入工具和仿真工具及版圖設計工具和編程器等全線產品，電路設計人員在很短的時間內就可完成電路的輸入、編譯、優(yōu)化、仿真，直至最后芯片的制作。②FPGA／CPLD芯片在出廠之前都做過百分之百的測試，不需要設計人員承擔投片風險和費用，設計人員只需在自己的實驗室里就可以通過相關的軟硬件環(huán)境來完成芯片的最終功能設計。因此，F(xiàn)PGA的使用非常靈活。因此，F(xiàn)PGA能夠反復使用。因此，工作時需要對片內的RAM進行編程。FPGA的基本特點主要有：（1）采用FPGA設計ASIC電路，用戶不需要投片生產就能得到合用的芯片；（2）FPGA可做其他全定制或半定制ASIC電路的試樣片：（3）FPGA內部有豐富的觸發(fā)器和I／O引腳；（4）FPGA是ASIC電路中設計周期最短、開發(fā)費用最低、風險最小的器件之一；（5）FPGA采用高速CHMOS工藝，功耗低，可以與CMOS、TTL電平兼容。Flash將繼續(xù)成為FPGA產業(yè)中重要的一個增長領域。22年后的2007年，F(xiàn)PGA業(yè)界雙雄Xilinx和Altera公司紛紛推出了采用最新65nm工藝的FPGA產品，其門數量已經達到千萬級，晶體管個數更是超過10億個。健康化：隨著人們健康環(huán)抱意識惡毒增強，對于食品中熱量的限制也愈加重視。操作簡便化：一般來說，隨著家用器具功能的增強，往往使其操作方法隨之變得比較復雜，這就給人們的使用帶來不方便。微波爐從1947年美國的雷聲公司研制成世界上第一個微波爐，但是當時的微波爐技術不成熟，成本高，沒有得到很大的推廣，一直發(fā)展到今天，微波爐已經走入了千家萬戶，其各項技術相對來說已經非常成熟。微波爐的類型分為單功能普及型、多功能組合型以及微電腦控制型。用戶根據食物含量、重量等手動設置時間、溫度等操作，直觀的知道加熱剩余時間，隨時預設或中斷，這樣就會變的更加靈活易操作。本設計將采用先進的EDA 技術，利用VHDL 設計語言，F(xiàn)PGA為現(xiàn)場可編程門陣列，功耗較低，以并行運算為主，以硬件描述語言來實現(xiàn)，設計一種新型的微波爐控制器。關鍵詞：微波爐控制器 VHDL FPGA QUARTUSII 仿真