【正文】 END SYN。data_a: IN STD_LOGIC_VECTOR (15 DOWNTO 0))。clock1: IN STD_LOGIC 。width_byteena_a: NATURAL。widthad_a: NATURAL。operation_mode: STRING。intended_device_family: STRING。address_aclr_b: STRING。q: OUT STD_LOGIC_VECTOR (15 DOWNTO 0))。wraddress: IN STD_LOGIC_VECTOR (8 DOWNTO 0)。USE 。s Manual Version ” ．［19］Sunson. LCD Module CA320240B SeriesSpecifications. ．附錄Ⅰ雙口RAM的設(shè)置 megafunction wizard: %LPM_RAM_DP% GENERATION: STANDARD VERSION: MODULE: altsyncram ============================================================ File Name: Megafunction Name(s): altsyncram ============================================================ ************************************************************ THIS IS A WIZARDGENERATED FILE. DO NOT EDIT THIS FILE! Build 202 06/20/2006 SP SJ Full Version ************************************************************Copyright (C) 19912006 Altera CorporationYour use of Altera Corporation39。周老師在整個(gè)設(shè)計(jì)中給了我們充足的指導(dǎo)，沒(méi)有她的悉心指導(dǎo)，該設(shè)計(jì)勢(shì)必會(huì)遭遇不少的困難。其次要感謝楊彥博同學(xué)。本設(shè)計(jì)是符合總體設(shè)計(jì)要求的。結(jié)果顯示與預(yù)期的結(jié)果一致，方案可行。以下就是顯示前幾個(gè)字節(jié)字的設(shè)計(jì)。圖417 移位輸出信號(hào) 項(xiàng)目仿真 仿真的目的當(dāng)然是檢驗(yàn)我們的設(shè)計(jì)結(jié)果只否正確。所以應(yīng)該選擇1/50=409600Tmin，所以T=，故頻率應(yīng)該取20MHZ。 刷新頻率的計(jì)算對(duì)于EP1C6的時(shí)鐘頻率最高可以達(dá)到200MHZ，按處理器全速運(yùn)行考慮。圖414，由波形可見(jiàn)FPGA讀的是高地址區(qū)，并且地址遞增8位就產(chǎn)生一個(gè)數(shù)據(jù)鎖存信號(hào)DLOCK，地址輸出和數(shù)據(jù)鎖存信號(hào)是正確的。 FPGA的驅(qū)動(dòng)電路設(shè)計(jì)其包括數(shù)據(jù)并串轉(zhuǎn)換器、讀地址產(chǎn)生器、顯示塊控制器三個(gè)部分，具體VHDL程序附錄Ⅱ中給出。如圖410所示：圖410 加載存儲(chǔ)文件單擊NEXT直到FINISH,一個(gè)雙口RAM就已經(jīng)設(shè)計(jì)好，下來(lái)將其設(shè)置為可以調(diào)用的元件，在打開(kāi)的原理圖文件RAMRAM下，選擇FILE—CREAATE/UPDATE—CREARE SYMBOL FILES FIR CURRENT FILE命令，以待高層次設(shè)計(jì)中調(diào)用。（文件名已經(jīng)在結(jié)構(gòu)體內(nèi)指明）。（1）雙口RAM的設(shè)計(jì)：因?yàn)楸驹O(shè)計(jì)中要求顯示16個(gè)字，顯示屏是128*32的，RAM的設(shè)計(jì)（128x64位RAM）直接調(diào)用參數(shù)化模塊進(jìn)行設(shè)計(jì)；（a）RAM的初始化[16]設(shè)計(jì)方案：在RAM的設(shè)計(jì)中，必須要預(yù)先設(shè)置好數(shù)據(jù)存儲(chǔ)文件，這是一種以..mif為后綴的文本文件。在QUARTUS軟件中進(jìn)行簡(jiǎn)單的設(shè)置[15]，就可以將M4K模塊配置成雙口RAM，數(shù)據(jù)和地址的位寬可根據(jù)實(shí)際需要進(jìn)行選擇。如果顯示的圖像不改變，即一區(qū)RAM里的數(shù)據(jù)不變時(shí)，MCU就不需要給另一區(qū)RAM寫(xiě)數(shù)據(jù)，這時(shí)該嵌人式顯示模塊就可以獨(dú)立于MCU工作。因?yàn)樵谝粋€(gè)特定的時(shí)間只能在這個(gè)32128LED點(diǎn)陣塊上顯示其中的一行，所以將第一行到第32行依次循環(huán)顯示，只要速度足夠快，人眼看起來(lái)就是連續(xù)的。它的工作原理是當(dāng)脈沖信號(hào)作用時(shí)將移入引腳的數(shù)據(jù)移入芯片內(nèi)部的移位寄存器，當(dāng)移滿8位數(shù)據(jù)以后，第8位的數(shù)據(jù)就會(huì)出現(xiàn)在數(shù)據(jù)移出引腳上，再給一個(gè)脈沖信號(hào)，這一位數(shù)據(jù)就會(huì)被移出同時(shí)也有新的數(shù)據(jù)移人。所以對(duì)于列數(shù)據(jù)是高電平有效，對(duì)于行驅(qū)動(dòng)是低電平有效，顯示屏采用共陰極的方式。本設(shè)計(jì)每行的占空比是l／32，EP1C6的高頻特性使刷新頻率可以做的很高，使屏幕亮度得到保證。在時(shí)鐘控制信號(hào)作用下，從RAM中讀出數(shù)據(jù)，通過(guò)內(nèi)部驅(qū)動(dòng)控制電路，產(chǎn)生行列信號(hào)輸出，在顯示屏幕上時(shí)實(shí)顯示，通過(guò)循環(huán)掃描輸出，在整體上看來(lái)就是一個(gè)具有一定特征的圖像生成在LED屏上。（c）FPGA的驅(qū)動(dòng)單元是根據(jù)顯示要求產(chǎn)生相應(yīng)的讀地址、實(shí)現(xiàn)數(shù)據(jù)的并串轉(zhuǎn)換、對(duì)LED點(diǎn)陣按照一定的順序進(jìn)行列掃描的單元。單片機(jī)中的HL引腳可用于控制單片機(jī)的寫(xiě)區(qū)和FPGA的讀區(qū)[12]。且屏幕數(shù)據(jù)是移位輸出的，當(dāng)掃描停止時(shí)，因?yàn)闀?huì)有某一行的高電平保持較長(zhǎng)的時(shí)間，該行就會(huì)一直保持較強(qiáng)的亮度，影響屏幕的顯示效果。從PC機(jī)接收到的數(shù)據(jù)存放在8K字節(jié)的電可擦寫(xiě)內(nèi)存EEPROM28C64中，這樣可方便地隨時(shí)修改待顯示的信息，并且在掉電情況下不至于丟失數(shù)據(jù)。本設(shè)計(jì)只給出FPGA驅(qū)動(dòng)單元軟件設(shè)計(jì)，其中包含了對(duì)雙口RAM的配置與調(diào)用。ELPIC6的高度集成性使版面可以做的很小。但是電路需要三個(gè)接口，即數(shù)據(jù)輸入，數(shù)據(jù)讀出，顯示接口，同時(shí)這種分時(shí)操作對(duì)FPGA的主頻要求很高，當(dāng)系統(tǒng)斷電后，數(shù)據(jù)會(huì)丟失，每次的顯示數(shù)據(jù)都需要PC機(jī)進(jìn)行串口輸入。FPGA完成畫(huà)面的刷新和各種顯示效果(例如各種刷屏，各種推屏和馬賽克漸出漸入等)。圖41為其硬件關(guān)系，圖42為FPGA的內(nèi)部電路和外部電路關(guān)系。4 方案選擇 總體方案此設(shè)計(jì)一般有兩種方案，一種是分布式控制，另一種以FPGA構(gòu)造的高速掃描電路為系統(tǒng)核心，顯示數(shù)據(jù)的提取、并串轉(zhuǎn)換輸出和掃描信號(hào)的產(chǎn)生由高速的FPGA掃描電路控制。就這樣不停地送數(shù)據(jù)過(guò)去，不停地刷新顯示屏，將要顯示的數(shù)據(jù)刷新到顯示屏上，參見(jiàn)圖37。一旦該行選通，這一行線上的LED發(fā)光管器件就可以根據(jù)列數(shù)據(jù)進(jìn)行顯示。 LED點(diǎn)陣屏的顯示原理圖文顯示屏的點(diǎn)陣結(jié)構(gòu)如圖36所示。再往下掃描第二行。繼續(xù)往下面的掃描，掃描完16行，然后轉(zhuǎn)向右半部，為了接線的方便。在本例中首先顯示的是左上角的第一行的左半部分，即第一行第一列到第八列。 圖34 湖點(diǎn)陣圖 圖35 1616點(diǎn)陣圖以顯示漢字“湖”為例，來(lái)說(shuō)明其掃描原理：在UCDOS中文宋體字庫(kù)中。每一個(gè)字由16行16列的點(diǎn)陣組成顯示。對(duì)于只控制通斷的圖文顯示屏來(lái)說(shuō)，每個(gè)LED發(fā)光器件占據(jù)數(shù)據(jù)位中的一位(1bit)，在需要該LED器件發(fā)光時(shí)數(shù)據(jù)中相應(yīng)的位填1，否則填0。圖33 88LED點(diǎn)陣模塊引腳圖圖33為88 LED點(diǎn)陣模塊的引腳圖，左邊是平放著，從前向后看；右邊的是平放著，從左向右看。并且亮度可以調(diào)節(jié)。當(dāng)然，LED背光源的使用壽命還受到散熱管理方面的影響。LED內(nèi)部驅(qū)動(dòng)電壓遠(yuǎn)低于CCFL，功耗和安全性均好于CCFL(CCFL交流電壓要求相對(duì)較高，啟動(dòng)時(shí)達(dá)到1500～1600Vac，然后穩(wěn)定至700或800Vac，而LED只需要在12～24Vdc或更低電壓下就能工作)。另外，整個(gè)顯示屏需要加以裝飾方能投入使用。 LED顯示屏的結(jié)構(gòu)及其示意圖圖21 LED顯示屏組成框圖如圖21，LED顯示屏由三部分組成：LED顯示屏、控制模塊、框架結(jié)構(gòu)。部分潛在的市場(chǎng)需求和應(yīng)用領(lǐng)域?qū)?huì)有所突破，如公共交通、停車(chē)場(chǎng)、餐飲、醫(yī)院等綜合服務(wù)方面的信息顯示屏需求量將有更大的提高，大批量、小型化的標(biāo)準(zhǔn)系列LED顯示屏在LED顯示屏市場(chǎng)總量中將會(huì)占有多數(shù)份額。近幾年內(nèi)的發(fā)展，市場(chǎng)競(jìng)爭(zhēng)力在傳統(tǒng)產(chǎn)品條件下是以價(jià)格作為主要的競(jìng)爭(zhēng)手段，幾番價(jià)格回落調(diào)整達(dá)到基本均衡，產(chǎn)品質(zhì)量、系統(tǒng)的可靠性等將成為主要的競(jìng)爭(zhēng)因素，這就對(duì)LED顯示屏的標(biāo)準(zhǔn)化和規(guī)范化有了較高要求，業(yè)內(nèi)一些骨干企業(yè)已開(kāi)始在企業(yè)實(shí)施ISO9000系列標(biāo)準(zhǔn)。全彩色LED顯示屏將是LED顯示屏的重要發(fā)展方向。（4）應(yīng)用領(lǐng)域廣泛主要應(yīng)用的領(lǐng)域有：證券交易、金融信息顯示，機(jī)場(chǎng)航班動(dòng)態(tài)信息顯示，港口、車(chē)站旅客引導(dǎo)信息顯示，體育場(chǎng)館信息顯示，道路交通信息顯示，調(diào)度指揮中心信息顯示，郵政、電信、商場(chǎng)購(gòu)物中心等服務(wù)領(lǐng)域的業(yè)務(wù)宣傳及信息顯示，廣告媒體新產(chǎn)品等等。（3）行業(yè)發(fā)展正在逐步規(guī)范1995年以前，LED顯示屏的生產(chǎn)無(wú)行業(yè)規(guī)范。（2）技術(shù)水平相對(duì)領(lǐng)先我國(guó)LED顯示屏產(chǎn)業(yè)在規(guī)模發(fā)展的同時(shí)，產(chǎn)品技術(shù)推陳出新，一直保持比較先進(jìn)的水平。中國(guó)的發(fā)展在世界LED產(chǎn)業(yè)中緊挨美國(guó)、日本，位居世界第三。全國(guó)從事LED顯示屏的各類企業(yè)有100余家，從業(yè)人員近6000人，行業(yè)年度銷售總額近8億元人民幣，1996年、1997年的增長(zhǎng)速度均保持40%左右，1998年略有回落。（c）1995年以來(lái)，LED顯示屏的發(fā)展進(jìn)入一個(gè)總體穩(wěn)步提高產(chǎn)業(yè)格局調(diào)整完善的時(shí)期。進(jìn)入九十年代，全球信息產(chǎn)業(yè)高速增長(zhǎng)，信息技術(shù)各個(gè)領(lǐng)域不斷突破，LED顯示屏在LED材料和控制技術(shù)方面也不斷出現(xiàn)新的成果。（a）1990年以前——LED顯示屏的成長(zhǎng)形成時(shí)期。它與傳統(tǒng)的顯示媒體多彩霓虹燈、像素管電視墻、四色磁翻板相比較，有亮度高、動(dòng)態(tài)影像顯示效果好、故障低、能耗少、使用壽命低、顯示內(nèi)容多樣、顯示方式豐富等優(yōu)勢(shì)。LED之所以受到廣泛重視而得到迅速發(fā)展，是與它本身所具有的優(yōu)點(diǎn)分不開(kāi)的。用來(lái)顯示文字、圖形、圖像、動(dòng)畫(huà)、行情、視頻、錄像信號(hào)等各種信息的顯示屏幕。（2）硬件描述語(yǔ)言文本輸入這種方式與傳統(tǒng)的計(jì)算機(jī)軟件語(yǔ)言編輯輸入基本一致，就是使用了某種硬件描述語(yǔ)言的電路設(shè)計(jì)文本，如VHDL或Verilog的源程序。對(duì)于較小的電路模型，其結(jié)構(gòu)與實(shí)際電路十分接近，設(shè)計(jì)者易于把握電路全局。原理圖輸入方法是一種類似于傳統(tǒng)電子設(shè)計(jì)方法的原理圖編輯輸入方式，即在EDA軟件的圖形編輯界面上繪制能完成特定功能的電路原理圖。通常EDA工具的設(shè)計(jì)輸入可分為兩種類型。 面向FPGA的EDA開(kāi)發(fā)流程完整地了解利用EDA技術(shù)進(jìn)行設(shè)計(jì)開(kāi)發(fā)的流程對(duì)于正確的選擇和使用EDA軟件、優(yōu)化設(shè)計(jì)項(xiàng)目、提高設(shè)計(jì)效率十分有益。（d）FPGA的設(shè)計(jì)非常靈活，通過(guò)對(duì)邏輯門(mén)的不同組合可以實(shí)現(xiàn)特定的功能，這一點(diǎn)單片機(jī)也是難以辦到的。和單片機(jī)比較的優(yōu)勢(shì)：（a）一股單片機(jī)的邏輯操作是串行執(zhí)行的，不能在同一時(shí)間完成多個(gè)操作，而FPGA邏輯可以實(shí)現(xiàn)并行的電路，電路內(nèi)部不同的功能塊可以同時(shí)運(yùn)行。FPGA主要優(yōu)點(diǎn)如下：（a）FPGA的用戶現(xiàn)場(chǎng)可編程的特性大大縮短了設(shè)計(jì)實(shí)現(xiàn)周期，可以在很短的時(shí)間由設(shè)計(jì)工程師現(xiàn)場(chǎng)提供樣機(jī)，使產(chǎn)品的上市時(shí)間大大縮短，適于現(xiàn)代的市場(chǎng)競(jìng)爭(zhēng)需求。（8）編譯后會(huì)生成*sof或*pof這樣的文件，通過(guò)JTAG下載到FPGA內(nèi)部，設(shè)計(jì)無(wú)誤的話即能實(shí)現(xiàn)預(yù)期的結(jié)果。這一步的主要工作是：選擇芯片型號(hào)、為頂層圖的各個(gè)輸人輸出信號(hào)分配芯片的管腳、設(shè)置編譯選項(xiàng)，其目的是讓編譯器知道更多的信息。這個(gè)過(guò)程好比你要做一個(gè)電路，現(xiàn)在市面上沒(méi)有你想要的某個(gè)芯片，你就只能自己做一塊這樣的一塊芯片，然后添加到你的電路板上。當(dāng)然，有些設(shè)計(jì)中現(xiàn)有的模塊功能不能滿足具體設(shè)計(jì)的要求，那就只能自己設(shè)計(jì)。Q2軟件環(huán)境里包含了大量的常用功能模塊，例如計(jì)數(shù)器、累加器、比較器、譯碼器等等。（2）建立頂層圖。 FPGA的設(shè)計(jì)流程下面我們以基于Altera公司的QuantusII軟件來(lái)簡(jiǎn)單說(shuō)明一下設(shè)計(jì)流程。電路設(shè)計(jì)人員在很短的時(shí)間內(nèi)就可完成電路的輸入、編譯、優(yōu)化、仿真，直至最后芯片制作。這種應(yīng)用要求用可編程器件來(lái)運(yùn)行軟件程序，而不是對(duì)軟件程序進(jìn)行編譯在常規(guī)的CPU上執(zhí)行。共同決定了PLD技術(shù)的發(fā)展方向。在反熔絲技術(shù)產(chǎn)品方面Actel，Quicklogic和CYPRESS是領(lǐng)先的廠商。圖11 FPGA的組成。這種芯片受到世界范圍內(nèi)電子工程設(shè)計(jì)人員的廣泛關(guān)注和普遍歡迎。FPGA器件的產(chǎn)生正是由此而來(lái)、其作為一種新型的用戶現(xiàn)場(chǎng)可編程的專用集成電路，顯示了誘人的應(yīng)用前景。數(shù)字系統(tǒng)應(yīng)用的基本特征仍由中小規(guī)模集成度的標(biāo)準(zhǔn)向用戶定制的專用集成電路(ASIC)過(guò)渡，特別對(duì)于現(xiàn)代較復(fù)雜的數(shù)字系統(tǒng)。s system performance are still need to the method control which in view of current situation this article unified using FPGA and the monolithic integrated circuit to realize the multichannel spot array demonstration technology, taking the FPGA chip as the core. pair of mouth RAM and Circuit design of scanning controller which are based on FPGA solves the control system to be plex and bad reliable problem in the traditional LED large screen successfully. In the article,it gaves the realization of system39。針對(duì)以上問(wèn)題本文討論了利用FPGA與單片機(jī)相結(jié)合的方法控制實(shí)現(xiàn)多路點(diǎn)陣列顯示的技術(shù)，以FPGA芯片為核心，其基于FPGA的雙口RAM配置和驅(qū)動(dòng)控制電路設(shè)計(jì)成功地解決了傳統(tǒng)LED大屏幕設(shè)計(jì)中控