【正文】 再次，向所有幫助過我的人致以謝意。在此，要對所有曾經(jīng)關(guān)心過、幫助過我的人致以誠摯的謝意。在設(shè)計(jì)過程中，我溫習(xí)了很多已學(xué)的知識(shí)，收集了很多相關(guān)的資料，學(xué)習(xí)到了新知識(shí)。最后根據(jù)元件平面化設(shè)計(jì)數(shù)據(jù)，按各項(xiàng)要求利用 AutoCAD 畫出薄膜平面化總體布局圖。在具體布圖中，要考慮整體體積和裝配形式的要求。見表（42） 表（42）各電阻的長寬列表 單位：mm元件符號(hào) 阻值 薄膜電阻的長 薄膜電阻的寬 KΩ KΩ KΩ KΩ 24 KΩ 24 KΩ KΩ KΩ 計(jì)算電容 的有效面積：??1 = / =16/40= mm2??1??1????同理得， 的有效面積：??3 = / =50/40= mm2??3??3????整理得電路中各電容的有效面積如表（43）： 表（43）各電容有效面積列表元件符號(hào) 電容量（pF ） 有效面積（mm 2）16 ??2 16 50 1．2550 1．25根據(jù)以上數(shù)據(jù)放大 10 倍后畫出雙穩(wěn)態(tài)觸發(fā)器的平面設(shè)計(jì)圖。利用計(jì)算公式得出電阻的尺寸大小。（3）電容器材料：Al/SiO/Al，Cp=40pF/mm 2；電容： = =16pF = =50pF 選擇一氧化硅做介質(zhì)材料的原因：用??1??2 ??3??4一氧化硅做介質(zhì)的電容器，制作工藝簡單，其性能基本能滿足一般場合的需要。在通常情況下熱傳導(dǎo)約占 60％，熱對流約占 30％，熱輻射約占 10％，可見，傳導(dǎo)散熱是最有效的。（4）散熱器 ：對于大功率或比功率 400nW/cm2 以上的集成電路，要安裝散熱器。（3）裝配與封裝 ：要求集成電路垂直放置或發(fā)熱面向上?；旌霞呻娐窡嵩O(shè)計(jì)包括兩方面的內(nèi)容：首先通過元器件自身結(jié)構(gòu)設(shè)計(jì)及散熱器的合理配置，在熱源與環(huán)境之間提供散熱同通路，將電路內(nèi)部產(chǎn)生的熱量有效地散發(fā)到外部空間中去；其次，通過合理的布局元件避免大功率元件的過分集中，消除或消弱電路在基板上的過熱點(diǎn)，使集成電路內(nèi)部所有電子元器件的溫度，在所處的工作環(huán)境下，不超過所允許的最高溫度。分流電阻對高祖特別是 108Ω 以上的高阻電阻器影響是十分嚴(yán)重的，因此，在設(shè)計(jì)時(shí)要注意以下幾點(diǎn)：(a)努力提高基片的清潔狀態(tài)以增大表面電阻率(b)采取適當(dāng)?shù)拇胧┫虮M可能的減小環(huán)境濕度的影響。在設(shè)計(jì)中，可以從以下幾點(diǎn)考慮減?。?a)基片的介電系數(shù)??；(b)加大電阻帶之間的間距，減小電阻帶的寬度。(3)分布電容：薄膜電阻的分布電容與電阻的幾何圖形和基片材料有關(guān)。接觸電阻是由于電阻膜層和導(dǎo)體膜層之間的氧化，污染或引入雜質(zhì)等所引起的，在嚴(yán)格工藝條件下，接觸電阻可控制在毫歐姆級(jí)范圍內(nèi)。膜電阻的串聯(lián)電感通?？梢赃@樣考慮：圖 42 雙穩(wěn)態(tài)觸發(fā)器可實(shí)現(xiàn)薄膜化的電路部分(a)彎曲形電阻器比直線形串聯(lián)電感?。?b)減少電阻膜的長度可以減少串聯(lián)電感；(c)增加間隙和線寬比，同時(shí)保持長度不變，則串聯(lián)電感增加；(d)縮小電阻圖形，可減小串聯(lián)電感。實(shí)際上，不能簡單地認(rèn)為膜式電阻器是純電阻元件。為了區(qū)別，外引出線的焊區(qū)用數(shù)字表示，內(nèi)部外貼元件器件的絲狀焊區(qū)用字母表示。大面積元件應(yīng)分布得較為松散，小面積的較密集，它們各自占據(jù)與其平面圖形相對應(yīng)的位置。薄膜混合集成電路（雙穩(wěn)態(tài)觸發(fā)器）的尺寸限制如表（41）：表(41)：薄膜工藝尺寸限制及受制因素 單位：mm序號(hào) 內(nèi) 容 薄膜電路（蒸發(fā)） 限制最小尺寸的主要因數(shù)1 互連導(dǎo)體線寬和間寬 圖形分辨率、導(dǎo)體寄生串聯(lián)電阻、寄生分布電容2 互連導(dǎo)體離基片邊緣 避免封裝損傷與短路、圖形對準(zhǔn)精確 3 外引出線焊接區(qū)邊長 焊接區(qū)與基片的附著強(qiáng)度、引出線鍵合強(qiáng)度 4 外引出線焊接區(qū)間距 焊接工藝操作、寄生分布電容、避免短路 5 焊接區(qū)離基片邊緣 避免封裝損傷與短路、圖形對準(zhǔn)精確 6 片狀外貼件焊接區(qū)間距元件長度的最小值減1 元件尺寸、圖形對準(zhǔn)精確、避免倒焊元件局部焊接短路 7 半導(dǎo)體芯片焊接區(qū)邊長芯片邊長最大值加芯片尺寸、芯片鍵合強(qiáng)度8 帶引線外貼件焊接區(qū)邊長引線直徑（～3）元件鍵合強(qiáng)度 9 電阻器線寬和間寬 ～ 圖形分辨率 10 電阻膜與引出端重疊 圖形對準(zhǔn)精確、寄生串聯(lián)電阻 11 引出端對電阻膜外側(cè)留邊 圖形對準(zhǔn)精確 12 電阻器離基片邊緣 圖形對準(zhǔn)精確、避免封裝短路、電阻器散熱 13 電阻器間距離 圖形分辨率、電阻微調(diào)工藝 14 電容器電解質(zhì)留邊 圖形對準(zhǔn)精確、避免電極短路 15 電容器電極與引出端重疊 圖形對準(zhǔn)精確、圖形分辨率、鍵合強(qiáng)度 電路平面圖的粗略布局電路平面圖形粗略布局的目的，是為了給電路的最差條件分析﹑安裝和評(píng)價(jià)電路模擬實(shí)驗(yàn)板和電路設(shè)計(jì)定型提供結(jié)構(gòu)依據(jù)。要綜合各種因數(shù)加以權(quán)衡，需要反復(fù)修改和比較，才能最后確定一種比較合理的平面圖和具體的細(xì)節(jié)尺寸。3．3 薄膜工藝薄膜則是利用半導(dǎo)體采用已久的物理氣相沉積技 術(shù)(PVD)，包括濺鍍(Sputter Deposition)、蒸鍍 (Evaporation)等制程和化學(xué)氣相沉積技術(shù)(CVD) 來生成薄膜。即氧化硅(SiO) 、二氧化硅(SiO 2)、氧化鉭(Ta2O5)和它們的雙層復(fù)合結(jié)構(gòu)：Ta 2O5SiO 和 Ta2O5SiO2。屬于鉭基系的有鉭(Ta)、氮化鉭 (Ta2N)、鉭 鋁氮(Ta－Al－N) 、 鉭硅(TaSi)、鉭 氧氮(TaON)、鉭 硅 氧(TaSiO)等。鉭膜是目前混合電路中應(yīng)用最為廣泛的材料。常用的是二至四層結(jié)構(gòu),如鉻 金(CrAu)、鎳鉻 金(Ni CrAu)、鈦鉑 金(TiPtAu) 、鈦鈀金(TiPdAu) 、鈦銅 金(TiCuAu)、鉻銅鉻金(CrCuCrAu)等。（5）可以電鍍加厚，能經(jīng)受高溫處理。cm。絕緣薄膜用作交叉導(dǎo)體的絕緣和薄膜電路的保護(hù)層。 薄膜材料在薄膜電路中主要有四種薄膜：導(dǎo)體、電阻、介質(zhì)和絕緣薄膜。(f)成本低。(c)機(jī)械強(qiáng)度高，以保證基片在復(fù)雜的制造過程中和在惡劣的機(jī)械振動(dòng)環(huán)境中不致?lián)p壞。厚膜基片對光潔度也有一定的要求，因?yàn)檫^于光潔的基片會(huì)使厚膜元件對基片的附著力降低，而過于粗糙又要增加電阻噪聲(b)化學(xué)穩(wěn)定性好。隨著微電子技術(shù)的發(fā)展，基片的材料也越來越廣泛，除了玻璃、陶瓷、半導(dǎo)體之外，還有復(fù)合基片、有機(jī)材料基片、多層基片及各種印刷版基片。總性能介于玻璃和陶瓷之間的一種基片叫做玻璃陶瓷又叫微晶玻璃 。 基 片 材 料 概 述按材料的晶體狀態(tài)可將基片分為四種類型：單晶基片、多晶基片、無定形玻璃基片和介于晶體與無定形二者之間的玻璃陶瓷基片。為了減少交叉區(qū)的附加電容，介質(zhì)膜應(yīng)適當(dāng)厚一些，并選用 ξ 小的材料，用較窄的導(dǎo)電帶交叉以減小容量，但太窄又會(huì)使導(dǎo)電帶的電阻增加。若用微焊接技術(shù)，如超聲波焊，焊區(qū)邊長可減小至 交叉區(qū)的設(shè)計(jì)設(shè)計(jì)導(dǎo)電帶時(shí)盡量避免交叉，在無法避免時(shí)，可在交叉處淀積一層絕緣層把它們彼此隔開，但這會(huì)產(chǎn)生附加的寄生電容和交叉處的“ 臺(tái)階” 效應(yīng)（容易使導(dǎo)電帶失效）等問題。(c)導(dǎo)電帶與其它的元件的邊緣重部分一般大于 。利用切斷個(gè)別指形上電極的方法可以把容量調(diào)整到 %。 膜電容器的微調(diào)是通過減小電容器電極的有效面積，即一般減小上電極的面積來實(shí)現(xiàn)，所以要求電容器的容量要比標(biāo)稱值大。 由于兩個(gè)背靠背的極性電容器串聯(lián)在一起，是出于正偏壓的電容器限制了反向偏壓電容器的漏電流，從而保護(hù)它免受電擊穿。大小是由電極材料的電阻率、電極的厚度和電容器的圖形所確定。從式中可見:當(dāng)頻率很低時(shí)，阻抗實(shí)部取決 于，而高頻時(shí)則取決于 。39。t39。通常電容器的等效電路是電極電阻和引線與電容器串聯(lián)，其阻抗為： CjRZ??? （219）式中 為等效串聯(lián)電容， 為所有的等效串聯(lián)電阻，電容器的損耗因數(shù)為：Ctg? （220）可將 分成兩部分：?tg CRt39。S（b）最小電極電阻圖形最小電阻圖形如圖 24（c） ，是將下電極兩側(cè)適當(dāng)擴(kuò)大，使下電極串聯(lián)電阻降為較小的數(shù)值。??這一誤差是可以忽略的。由于電容器容量和精度與電極有效面積的LW大小和精度是緊密相關(guān)的，所以在進(jìn)行平面圖形設(shè)計(jì)時(shí)，電極有效面積的對準(zhǔn)行性是至關(guān)重要的。 膜 電 容 的 平 面 設(shè) 計(jì)圖 24 幾種常見的膜電容器的電極圖形 圖 25 上下電極相對移動(dòng)示意圖與膜電阻相比，膜式電容的幾何圖形設(shè)計(jì)比較簡單，它是將下電極、介質(zhì)、上電極依次制作在基片上。Cp= d 的 最 小 值 為 ： (cm) ??=??/????式 中 ： V—額 定 工 作 電 壓 ， V； E—介 質(zhì) 的 擊 穿 電 場 強(qiáng) 度 ， V/cm； k—安 全 系 數(shù) ， k=～ 。 這時(shí)的電阻值為： (213)2/()srsiR?由上式可見在給定圖形面積和方阻的條件下，如果盡可能的選擇小線寬和間距，彎曲電阻圖形可以獲得盡可能大的方數(shù)和阻值。因此，在考慮大功率的場合，往往用圓角來代替直角或用金屬薄膜將其短路。那么h如何確定 呢？考慮未切割時(shí)帽形部分的阻值比設(shè)計(jì)值小，而在最大切割時(shí)阻值會(huì)大h大增加，所以在計(jì)算時(shí)一般取標(biāo)稱阻值 倍來求出 ，即：???????利用上式和 得到： (210)(1).hsL帽形電阻圖形是基本不損失面積而大大增加電阻方數(shù)最有效的途徑，而且便于調(diào)整阻值，所以在膜電路中被廣泛采用。帽形電阻主要是利用切去部分膜層以增加膜的長度的方法來達(dá)到所要求的阻值（即標(biāo)稱阻值） ，所以一般設(shè)計(jì)時(shí)的阻值要小于規(guī)定的阻值（即小于 70%左右） 。為了使電阻膜能夠和引出端導(dǎo)體良好接觸，必須保證電阻膜的每個(gè)端頭和導(dǎo)體重疊一定長度，一般為 毫米，因此電阻膜的實(shí)際長度為( ) 。 根據(jù)電路功能指標(biāo)確定出電阻器的額定功率 P 以后，就可以求出電阻器的面積 于是有： LW? (23)0/LP??解由式(23)和式(22 ）組成的方程組，就可以得到滿足阻值和額定功率要求的直線形膜電阻器的寬度 W 和長度：； (24)00sRN?sRLWN???當(dāng) N＜1 時(shí)，以上公式改為：。1)直線形電阻的設(shè)計(jì)直線形電阻是一種最簡單的電阻圖形（如圖 21）為了小型化，電阻器圖形占用的面積越小越好。膜式電阻的阻值是由下式?jīng)Q定的。 為膜的寬度,單位為 cm； 為與膜有關(guān)的性能常數(shù)，sR稱為膜所具有的電阻值或叫做方阻，單位為 Ω/□。對于膜電阻材料來說，由于膜厚度很小，厚度的精確測量有一定的難度，而且這時(shí)膜的電阻率已不再是一個(gè)常數(shù)。2 HIC 元、器件的平面圖形設(shè)計(jì)在 既 定 技 術(shù) 規(guī) 范 的 前 提 下 ， 將 電 路 原 理 圖 中 的 元 、 器 件 轉(zhuǎn) 換 成 適 合 HIC 工 藝的 平 面 圖