【正文】 如果設(shè)置了高速規(guī)則，必須檢查，否則可以跳過這一項(xiàng)。 注意事項(xiàng)a. 電源線和地線盡量加粗b. 去耦電容盡量與VCC直接連接c. 設(shè)置Specctra的DO文件時(shí)，首先添加Protect all wires命令，保護(hù)手工布的線不被自動(dòng)布線器重布d. 如果有混合電源層，應(yīng)該將該層定義為Split/mixed Plane，在布線之前將其分割，布完線之后，使用Pour Manager的Plane Connect進(jìn)行覆銅e. 將所有的器件管腳設(shè)置為熱焊盤方式，做法是將Filter設(shè)為Pins，選中所有的管腳，修改屬性，在Thermal選項(xiàng)前打勾f. 手動(dòng)布線時(shí)把DRC選項(xiàng)打開，使用動(dòng)態(tài)布線（Dynamic Route） 檢查PowerPCB提供的手工布線功能十分強(qiáng)大，包括自動(dòng)推擠、在線設(shè)計(jì)規(guī)則檢查（DRC），自動(dòng)布線由Specctra的布線引擎進(jìn)行，通常這兩種方法配合使用，常用的步驟是手工—自動(dòng)—手工。 注意事項(xiàng)a. 布局的首要原則是保證布線的布通率，移動(dòng)器件時(shí)注意飛線的連接，把有連線關(guān)系的器件放在一起b. 數(shù)字器件和模擬器件要分開，盡量遠(yuǎn)離c. 去耦電容盡量靠近器件的VCCd. 放置器件時(shí)要考慮以后的焊接，不要太密集e. 多使用軟件提供的Array和Union功能，提高布局的效率 布線 手工布局1. 工具印制板的結(jié)構(gòu)尺寸畫出板邊（Board Outline）。 PCB設(shè)計(jì)規(guī)則、層定義、過孔設(shè)置、CAM輸出設(shè)置已經(jīng)作成缺省啟動(dòng)文件，網(wǎng)表輸入進(jìn)來以后，按照設(shè)計(jì)的實(shí)際情況，把電源網(wǎng)絡(luò)和地分配給電源層和地層，并設(shè)置其它高級(jí)規(guī)則。 注意： 這些規(guī)則了，因?yàn)檩斎刖W(wǎng)表時(shí)，設(shè)計(jì)規(guī)則已隨網(wǎng)表輸入進(jìn)PowerPCB了。 網(wǎng)表輸入有兩種方法，一種是使用PowerLogic的OLE PowerPCB Connection功能，選擇Send Netlist，應(yīng)用OLE功能，可以隨時(shí)保持原理圖和PCB圖的一致，盡量減少出錯(cuò)的可能。 對(duì)目前高密度的PCB設(shè)計(jì)已感覺到貫通孔不太適應(yīng)了， 它浪費(fèi)了許多寶貴的布線通道，為解決這一矛盾，出現(xiàn)了盲孔和埋孔技術(shù)，它不僅完成了導(dǎo)通孔的作用， 還省出許多布線通道使布線過程完成得更加方便，更加流暢，更為完善，PCB 板的設(shè)計(jì)過程是一個(gè)復(fù)雜而又簡(jiǎn)單的過程，要想很好地掌握它，還需廣大電子工程設(shè)計(jì)人員去自已體會(huì)，才能得到其中的真諦。一般先進(jìn)行探索式布經(jīng)線，快速地把短線連通， 然后進(jìn)行迷宮式布線，先把要布的連線進(jìn)行全局的布線路徑優(yōu)化，它可以根據(jù)需要斷開已布的線， 并試著重新再布線，以改進(jìn)總體效果。 在PCB設(shè)計(jì)中，布線是完成產(chǎn)品設(shè)計(jì)的重要步驟，可以說前面的準(zhǔn)備工作都是為它而做的， 在整個(gè)PCB中，以布線的設(shè)計(jì)過程限定最高，技巧最細(xì)、工作量最大。如果作較復(fù)雜得設(shè)計(jì)，盡量不要使用自動(dòng)布線。 （2）打印時(shí)總是不能打印到一頁紙上：a. 創(chuàng)建pcb庫時(shí)沒有在原點(diǎn)；b. 多次移動(dòng)和旋轉(zhuǎn)了元件，pcb板界外有隱藏的字符。（2）元件跑到圖紙界外：沒有在元件庫圖表紙中心創(chuàng)建元件。 不論是不是“黑色藝術(shù)”，遵守一些基本的RF設(shè)計(jì)規(guī)則和留意一些優(yōu)秀的設(shè)計(jì)實(shí)例將可幫助你完成RF設(shè)計(jì)工作。當(dāng)你必須在某個(gè)時(shí)間段里完成一份工作時(shí)，你很容易就會(huì)忘記一些關(guān)鍵的東西，更不用說要作出更改了。盡可能把走線靠在一起以增加內(nèi)部信號(hào)層和電源分配層的地塊數(shù)量，并適當(dāng)調(diào)整走線以便你能將地連接過孔布置到表層上的隔離地塊。 如果RF走線必須穿過信號(hào)線，那么盡量在它們之間沿著RF走線布一層與主地相連的地。類似面包板的微型過孔構(gòu)造板在RF線路開發(fā)階段很有用，如果你選用了構(gòu)造板，那么你毋須花費(fèi)任何開銷就可隨意使用很多過孔，否則在普通PCB板上鉆孔將會(huì)增加開發(fā)成本，而這在大批量生產(chǎn)時(shí)會(huì)增加成本。 在所有PCB設(shè)計(jì)中，盡可能將數(shù)字電路遠(yuǎn)離模擬電路是一條總的原則，它同樣也適用于RF PCB設(shè)計(jì)。通常信號(hào)電平越高，就越容易把噪聲引入到其它電路。 自動(dòng)增益控制(AGC)放大器同樣是一個(gè)容易出問題的地方，不管是發(fā)射還是接收電路都會(huì)有AGC放大器。要做到這點(diǎn)是不容易的。 諧振電路(一個(gè)用于發(fā)射機(jī)，另一個(gè)用于接收機(jī))與VCO有關(guān)，但也有它自己的特點(diǎn)。事實(shí)上，VCO往往布放在RF區(qū)域的末端，有時(shí)它還需要一個(gè)金屬屏蔽罩。 壓控振蕩器(VCO)可將變化的電壓轉(zhuǎn)換為變化的頻率，這一特性被用于高速頻道切換，但它們同樣也將控制電壓上的微量噪聲轉(zhuǎn)換為微小的頻率變化，而這就給RF信號(hào)增加了噪聲。 還有許多非常敏感的信號(hào)和控制線需要特別注意，但它們超出了本文探討的范圍，因此本文僅略作論述，不再進(jìn)行詳細(xì)說明。 緩沖器對(duì)設(shè)計(jì)的幫助很大，它們可以緊跟在需要被驅(qū)動(dòng)電路的后面，從而使高功率輸出走線非常短，由于緩沖器的輸入信號(hào)電平比較低，因此它們不易對(duì)板上的其它電路造成干擾。緩沖器可以很好地隔離不同頻率處的阻抗變化，從而電路之間不會(huì)相互干擾。此外，整塊板上各個(gè)地方的接地都要十分小心，否則你可能會(huì)在不知不覺之中引入一條你不希望發(fā)生的耦合通道。在最好情況下，它們將能在任何溫度和電壓條件下穩(wěn)定地工作。此外，如果不能在高功率放大器的電源引腳端對(duì)它進(jìn)行充分的去耦，那么高功率噪聲將會(huì)輻射到整塊板上，并帶來各種各樣的問題?，F(xiàn)代蜂窩電話的某些部分采用不同工作電壓，并借助軟件對(duì)其進(jìn)行控制，以延長(zhǎng)電池工作壽命。 這些去耦元件的物理位置通常也很關(guān)鍵，圖2表示了一種典型的布局方法。記?。核械淖呔€都是一條潛在的既可接收也可發(fā)射RF信號(hào)的天線，另外將感應(yīng)的射頻信號(hào)與關(guān)鍵線路隔離開也很必要。 此外，恰當(dāng)和有效的芯片電源去耦也非常重要。 盡管有以上的問題，但是金屬屏蔽罩非常有效，而且常常還是隔離關(guān)鍵電路的唯一解決方案。RF信號(hào)線可以從金屬屏蔽罩底部的小缺口和地缺口處的布線層上走出去，不過缺口處周圍要盡可能地多布一些地，不同層上的地可通過多個(gè)過孔連在一起。 有時(shí)不太可能在多個(gè)電路塊之間保證足夠的隔離，在這種情況下就必須考慮采用金屬屏蔽罩將射頻能量屏蔽在RF區(qū)域內(nèi)，但金屬屏蔽罩也存在問題，例如：自身成本和裝配成本都很貴； 可以通過將直通過孔安排在PCB板兩面都不受RF干擾的區(qū)域來將直通過孔的不利影響減到最小。 在物理空間上，像多級(jí)放大器這樣的線性電路通常足以將多個(gè)RF區(qū)之間相互隔離開來，但是雙工器、混頻器和中頻放大器/混頻器總是有多個(gè)RF/IF信號(hào)相互干擾，因此必須小心地將這一影響減到最小。將RF路徑上的過孔尺寸減到最小不僅可以減少路徑電感，而且還可以減少主地上的虛焊點(diǎn)，并可減少RF能量泄漏到層疊板內(nèi)其他區(qū)域的機(jī)會(huì)。 確保PCB板上高功率區(qū)至少有一整塊地，最好上面沒有過孔，當(dāng)然，銅皮越多越好。高功率電路有時(shí)還可包括RF緩沖器和壓控制振蕩器(VCO)。電源分配可能對(duì)設(shè)計(jì)者來說是一個(gè)噩夢(mèng)，為了延長(zhǎng)電池壽命，電路的不同部分是根據(jù)需要而分時(shí)工作的，并由軟件來控制轉(zhuǎn)換。 今天的蜂窩電話設(shè)計(jì)以各種方式將所有的東西集成在一起，這對(duì)RF電路板設(shè)計(jì)來說很不利。當(dāng)然，有許多重要的RF設(shè)計(jì)課題值得討論，包括阻抗和阻抗匹配、絕緣層材料和層疊板以及波長(zhǎng)和駐波，不過，本文將集中探討與RF電路板分區(qū)設(shè)計(jì)有關(guān)的各種問題。 電話線的去耦方法與電源去耦類似，使用增加電感組合體、Choke、電容等方法。 Tip和Ring線接口處放置Choke。 10uF VC電容的連接端通過獨(dú)立走線連至Modem的VC引腳(PIN24)；。 10uF VC電容的連接端通過獨(dú)立走線連至Modem的VREF引腳(PIN25)。 10uF VC電容的連接端通過Bead後用獨(dú)立走線連至Modem的AGND引腳(PIN34)。 10uF VC電容的連接端通過獨(dú)立走線連至Modem的VC引腳(PIN24)。 8. VC及VREF電路電容走線盡量短，且位於中性區(qū)域。EIA/TIA232電纜靠近Modem外殼處放置一磁環(huán)時(shí)直接連到數(shù)字地。 所有EIA/TIA232器件從電源源點(diǎn)單獨(dú)連接電源/地。 元器件放置在一起并緊靠EIA/TIA232接口的Connector。 各電源線上放置相同模式的Choke。 如果須用塑料外殼，應(yīng)在內(nèi)部貼金屬箔片或噴導(dǎo)電物質(zhì)以減小EMI。 7. 使用EIA/TIA232接口的獨(dú)立Modem設(shè)計(jì) 晶振電容的地直接連接至 Modem的GND引腳，不要使用地線區(qū)域或地線走線來連接電容和Modem的GND引腳。 在XTLO引腳與晶振/電容節(jié)點(diǎn)處接一個(gè)100 Ohm電阻。 如可能，晶振外殼接地。 離晶振最近的DGND引腳，且盡量減少過孔。 所有連到晶振輸入/輸出端(如XTLI、XTLO)的走線盡量短，以減少噪聲干擾及分布電容對(duì)Crystal的影響。 每個(gè)功能模塊電源應(yīng)分開。未使用之區(qū)域用地區(qū)域填充，如有屏蔽外殼也須與之相連。 PCB Layout指南(下) d) 對(duì)串行DTE模塊，接口電路靠近Connector； 放置數(shù)字元器件及去耦電容： 系列接口信號(hào)的接收/驅(qū)動(dòng)器盡量靠近Connector并遠(yuǎn)離高頻時(shí)鐘信號(hào)走線，以減少/避免每條線上增加的噪聲抑制器件，如阻流圈和電容等。 a) 放置模擬電路元器件，包括DAA電路；三 b) 元器件周圍留出電源和地走線的空間； a) 劃分?jǐn)?shù)字、模擬、DAA電路及其相關(guān)電路； PCB Layout指南(上) 雖然較大間距的ＢＧＡ將接納電路走線的焊盤之間的間隔，較高Ｉ／Ｏ的元件將依靠電鍍旁路孔來將電路走到次表面層。對(duì)要求間隔小于所推薦值的應(yīng)用，咨詢印制板供應(yīng)商。有兩種方法用來定義安裝座：定義焊盤或銅，定義阻焊，如圖三所示。μＢＧＡ封裝的材料與引腳設(shè)計(jì)的獨(dú)特系統(tǒng)是在物理上順應(yīng)的，補(bǔ)償了硅芯片與ＰＣＢ結(jié)構(gòu)的溫度膨脹系統(tǒng)的較大差別。這種封裝已經(jīng)由一些主要的ＩＣ制造商用來滿足具有廣泛運(yùn)作環(huán)境的應(yīng)用。元件四周的引線接合座之間的互連必須流向內(nèi)面。這些較高Ｉ／Ｏ數(shù)的應(yīng)用更可能決定于多層、盲孔或封閉的焊盤上的電鍍旁路孔(ｖｉａ－ｏｎ－ｐａｄ)技術(shù)。接觸點(diǎn)直徑規(guī)定為０．３０ｍｍ，公差范圍為最?。埃玻?、最大０．３５ｍｍ。 　　 球間距與球尺寸將也會(huì)影響電路布線效率。 　　 芯片規(guī)模的BGA變量 　　 針對(duì)“密間距”和“真正芯片大小”的ＩＣ封裝，最近開發(fā)的ＪＥＤＥＣ ＢＧＡ指引提出許多物理屬性，并為封裝供應(yīng)商提供“變量”形式的靈活性。ＪＥＤＥＣ ＭＯ－１５１定義各種塑料封裝的ＢＧＡ。因?yàn)樾酒惭b結(jié)構(gòu)是剛性材料，芯片模塊安裝座一般以導(dǎo)體定中心，信號(hào)從芯片模塊焊盤走入接觸球的排列矩陣。 　　 元件構(gòu)造，以及在其制造中使用的材料結(jié)合，不在這個(gè)工業(yè)標(biāo)準(zhǔn)與指引中定義。ＢＧＡ與密間距ＢＧＡ元件兩者相對(duì)于密間距引腳框架封裝的ＩＣ都不容易損壞，并且ＢＧＡ標(biāo)準(zhǔn)允許選擇性地減少接觸點(diǎn)，以滿足特殊的輸入／輸出（Ｉ／Ｏ）要求。 　　假設(shè)焊盤幾何形狀是正確的，并且電路結(jié)構(gòu)的最終都滿足所有規(guī)定標(biāo)準(zhǔn)，焊接缺陷應(yīng)該可以減少；盡管如此，焊接缺陷還可能由于材料與工藝變量而發(fā)生。為了使開孔的尺寸標(biāo)注系統(tǒng)容易，焊盤是跨過內(nèi)外極限標(biāo)注尺寸的。這包括元件、板或貼裝精度的擴(kuò)散，以及最小的焊接點(diǎn)或焊盤突出的期望（表３，４，５和６）。 　　圖一和表一所描述的典型的三類焊盤幾何形狀是為每一類元件所提供的：最大焊盤(一級(jí))、中等焊盤(二級(jí))和最小焊盤(三級(jí))。 　　 在ＩＰＣ－ＳＭ－７８２中所提供的以及在ＩＥＣ６１１８８中所配置的焊盤幾何形狀應(yīng)該接納元件公差和工藝變量。與ＩＰＣ－ＳＭ－７８２標(biāo)準(zhǔn)焊盤幾何形狀非常相似，為所有元件類型配置的中等焊盤將為回流焊接工藝提供一個(gè)穩(wěn)健的焊接條件，并且應(yīng)該為無引腳元件和翅形引腳類元件的波峰或流動(dòng)焊接提供適當(dāng)?shù)臈l件。除非另外標(biāo)明，這個(gè)標(biāo)準(zhǔn)將所有三中“希望目標(biāo)”標(biāo)記為一級(jí)、二級(jí)或三級(jí)。這個(gè)新的國(guó)際標(biāo)準(zhǔn)確認(rèn)兩個(gè)為開發(fā)焊盤形狀提供信息的基本方法： 　?。?．基于工業(yè)元件規(guī)格、電路板制造和元件貼裝精度能力的準(zhǔn)確資料。不管零件是安裝在板的一面或兩面、經(jīng)受波峰、回流或其它焊接，焊盤與零件尺寸應(yīng)該優(yōu)化，以保證適當(dāng)?shù)暮附狱c(diǎn)與檢查標(biāo)準(zhǔn)。較脆弱的引腳元件，如０．５０與０．４０ｍｍ０．０２０″與０．０１６″引腳間距的ＳＱＦＰｓｈｒｉｎｋ ｑｕａｄ ｆｌａｔ ｐａｃｋ，可能在維護(hù)一個(gè)持續(xù)的裝配工藝合格率方面向裝配專家提出一個(gè)挑戰(zhàn)。單是通信與個(gè)人計(jì)算產(chǎn)品工業(yè)就足以領(lǐng)導(dǎo)全球的市場(chǎng)。電子產(chǎn)品的技術(shù)進(jìn)步和不斷增長(zhǎng)的復(fù)雜性正產(chǎn)生對(duì)更高密度電路制造方法的需求。 高密度(HD)電路的設(shè)計(jì) 　　本文介紹，許多人把芯片規(guī)模的ＢＧＡ封裝看作是由便攜式電子產(chǎn)品所需的空間限制的一個(gè)可行的解決方案，它同時(shí)滿足這些產(chǎn)品更高功能與性能的要求。因此在設(shè)計(jì)中，需權(quán)衡各因素，做出全面的折衷考慮；既滿足設(shè)計(jì)要求，又降低設(shè)計(jì)復(fù)雜度。 結(jié)束語 　　高速電路設(shè)計(jì)是一個(gè)非常復(fù)雜的設(shè)計(jì)過程，ZUKEN公司的高速電路布線算法(Route Editor)和EMC/EMI分析軟件(INCASES,HotStage)應(yīng)用于分析和發(fā)現(xiàn)問題。如果環(huán)路穿過同一網(wǎng)線其它走線則構(gòu)成閉環(huán)。這就是為什么有一些器件插座上帶有去耦電容，而有的器件要求去耦電容距器件的距離要足夠的小。PCB 面積的縮小對(duì)走線的拓?fù)浣Y(jié)構(gòu)有巨大的影響，這意味著（縮小的電流回路，縮小的分支走線長(zhǎng)度，而電磁輻射近似正比于電流回路的面積；同時(shí)小體積特征意味著高密度引腳封裝器件可以被使用，這又使得連線長(zhǎng)度下降，從而電流回路減小，提高電磁兼容特性。其中非常重要的是保證PCB板有很好的接地。但較長(zhǎng)的垂直安裝會(huì)增加電阻的電感。 　　此外，對(duì)于終端匹配電阻的封裝型式和安裝型式也必須考慮?！　〈?lián)電阻匹配終端的優(yōu)勢(shì)還在于可以減少板上器件的使用數(shù)量和連線密度。這種方式最適合于對(duì)時(shí)鐘線信號(hào)進(jìn)行匹配處理。這可通過手工計(jì)算，也可通過CAD工具計(jì)算出特征阻抗值和終端匹配電阻值。 　　星形拓?fù)浣Y(jié)構(gòu)可以有效的避免時(shí)鐘信號(hào)的不同步問題，但在密度很高的PCB板上手工完成布線十分困難。但這種走線方式布通率最低，不容易100%布通。通常