【正文】 （1分） (3)（3分） 如果在硬件設(shè)計上采用向前傳送技術(shù)加以改進，則可不延遲。（10）=10（位/S） (6分)(2) 交叉存儲器讀出8個字的時間變?yōu)槭牵簍2=T+ (n1) max{T/m,τ} =160+720= 310(s)交叉存儲器帶寬是：W1=q/t1=1024247。11. 分鐘 或者 秒 。7. 。3. 128 ~ +127 。x+y=2－011得分四、綜合題（本大題共3小題，共36分）1.（12分）2. （12分）4） （3分）（1024K/128K）（32/16）= 16（片）； 5） （3分）1024K/128K=8，故需要3位地址作為芯片選擇。（10）=21310（位/S）2.（12分）解： x和y的浮點機器數(shù)（階和尾數(shù)均用補碼表示）　　[x]?。?11110，　　[y]?。?11101， ① 0操作數(shù)檢查兩數(shù)都非0。42. 周期挪用 ， DMA與CPU交替訪內(nèi)。38. 2 ， 9 。34. 0或者1 。30. 。27. PC和PSW 。23. RD,DBMDR,PC+1 。19. ( ms的整數(shù)倍 )。（3）擴大字容量還可以采用低位交叉（多體交叉）的辦法，這樣擴充的優(yōu)點是，可以使連續(xù)地址的字分布于不同的模塊中，從而可對這些字并行訪問，提高速度。第（2）I3指令和I4指令存在讀后寫（WAR）相關(guān)。4． 就是外部總線，連接CPU和其他功能部件如存儲器、通道等的總線。只要I8的完成在I7之后，就不會出錯。由于I2指令進入流水線，變成I2指令在I1指令寫入R1前就讀出R1內(nèi)容，發(fā)生寫后讀（RAW）相關(guān)。2． 解：計算機浮點加減運算的基本步驟分為：1. 0 操作數(shù)的檢查； 2. 比較階碼大小并完成對階； 3. 尾數(shù)進行加或減運算； 4. 結(jié)果規(guī)格化并進行舍入處理。(6分)(2) 如果流水線采用推遲相關(guān)指令執(zhí)行的方法，畫出時空圖，并根據(jù)時空圖指出處理器執(zhí)行這3條指令需要占用多少時鐘周期。并在每一個CPU周期右邊列出相應(yīng)的微操作控制信號序列。 (1) 畫出指令周期中取指階段的流程圖，假設(shè)指令的地址已放入PC中。? (1) MOV指令為RR型指令，源寄存器和目標寄存器都分別可指定16個通用寄存器，畫出MOV指令的指令格式圖。三種指令的操作碼分別是MOV（OP）＝（A）16 ，STO（OP）＝（1B）16，LAD（OP）＝（3C）16。假設(shè)連續(xù)讀取8個字。13. 在DMA控制器與CPU分時使用內(nèi)存的三種方法中，_____________方法具有控制簡單的優(yōu)點，適用于數(shù)據(jù)傳輸率很高的設(shè)備進行成組傳送，但在這種DMA傳送過程中，CPU基本處于不工作狀態(tài)，在外圍設(shè)備傳送兩個數(shù)據(jù)的間隔中空閑出的許多存儲周期不能被CPU利用。11. 一個磁盤系統(tǒng)定義如下參數(shù)：Ts為磁頭定位到磁道上的平均找道時間；r為磁盤的旋轉(zhuǎn)速度(單位:轉(zhuǎn)/分鐘)；n為每個扇區(qū)的位數(shù)；N為一條磁道的容量(單位:位)。平均需要_____個時鐘周期。4位DARM芯片組成一個8K180。3. 定點8位字長的字，采用補碼形式表示8位的二進制整數(shù)，可表示的數(shù)范圍為____。A. 控制器 B. 運算器 C. 存儲器 D. I/O接口15． CPU在每個______周期后響應(yīng)DMA請求。今有40條指令流過此流水線，求流水線的時鐘周期和實際吞吐率（單位時間里執(zhí)行完畢的指令數(shù)）。DRAM芯片有和信號控制端。問：1） 地址為101000的字在哪一個存儲模塊？2） 某程序需要連續(xù)讀出地址為101000～101111的8個字，求所需的時間。 已知cache存儲周期40ns，主存存儲周期200ns，cache/主存系統(tǒng)平均訪問時間為50ns，求cache的命中率是多少？并求出該cache/主存系統(tǒng)的效率。12．DMA采用三種傳送方式：即：停止CPU訪問內(nèi)存方式、 ⒀ 方式和DMA與CPU交替訪內(nèi)方式。時鐘功能有效控制信號T1MAR—(PC)PCIB,IBMART2MDR—MPC—(PC)+1T3IR—(MDR)ALUT1T2R1R2MMARPCMDRIRData BusAddress BusA→IBPC→IBMDR→IBMDR→DBDB→MDRR1→IBD→IBIB→T1+IB→MDRIB→T2IB→IRRDWRIB→PCR2→IBIB→R1IB→R2IB→MARPC+1Internal Bus9． 流水線中有三類數(shù)據(jù)相關(guān)沖突：寫后讀（RAW）相關(guān)；讀后寫（WAR）相關(guān)；寫后寫（WAW）相關(guān)。8． 某模型機的數(shù)據(jù)通路如下圖所示。8個存儲元，如單元刷新間隔不超過8ms，其平均行刷新時間t= ⑷ 。3． 對存儲器的要求是容量大，速度快，成本低。A. 操作數(shù)在指令中 B. 操作數(shù)在寄存器中C. 操作數(shù)在內(nèi)存中 D. 操作數(shù)地址在指令中11． 微程序控制器中，機器指令與微指令的關(guān)系是____。B. 雙端口存儲器采用了兩套相互獨立的讀寫電路，實現(xiàn)并行存取。若相鄰兩條指令I(lǐng)和I+1是：ADD R1，R3和SUB R3，R5。問1） 總共需要多少DRAM芯片？（3分）2） 需要多少位地址作芯片選擇？（3分）3） 畫出該存儲器的組成邏輯框圖。并列出相應(yīng)的微操作控制信號序列。存儲周期T = 100ns,數(shù)據(jù)總線寬度為64位，總線周期τ= 20ns .問順序存儲器和交叉存儲器的帶寬各是多少？（取讀出8個字為例進行計算）（12分）2. 已知二進制數(shù)X=2－010 ，Y=2－011(－)，設(shè)階為6位（包括2位階符），用補碼表示，尾數(shù)為8位（包括2位數(shù)符），用補碼表示，按浮點運算方法，求X+Y的值。13. 接口部件在它動態(tài)聯(lián)結(jié)的兩個功能部件間起著 和 的作用，以便實現(xiàn)彼此之間的信息傳送。12. 某磁盤里，平均找道時間為TS=10毫秒，平均旋轉(zhuǎn)等待時間TL=5毫秒，數(shù)據(jù)傳輸速率為40MB/s。8. CPU執(zhí)行一段程序時，cache完成存取的次數(shù)為1800次，主存完成存取的次數(shù)為100,已知cache存取周期為50ns,主存為250ns, cache/主存系統(tǒng)的效率為 。4. 三級存儲系統(tǒng)是由 、 和輔助存儲器組成的。A．平均存取時間 B．平均等待時間C．平均找道時間 D．?dāng)?shù)據(jù)傳輸率得分二、填空題（本大題共15小題，每題2分，共30分）1. 計算機的硬件包括：運算器、 、 、適配器、輸入輸出設(shè)備。A．001011　 　 　B．101100 　 C．110100 D．1101014． 下列關(guān)于寄存器間接尋址方式操作數(shù)所在位置的說法正確的是（ ）。4． （9分）判斷下列三組指令中各存在哪種類型的數(shù)據(jù)相關(guān)。八． 計算題（共32分）1． （9分）已知X = － = －，分別用單符號和雙符號法計算X + Y和X－Y，并指出運算結(jié)果是否產(chǎn)生了溢出，如果有溢出，是上溢還是下溢。某顯示器分辨率為10241024，顏色深度為256，則刷新存儲器的容量應(yīng)為 。 6．主存有256個數(shù)據(jù)塊，cache有8行，若采用直接映射方式，則主存第222塊可映射到cache第____ 行（行從0開始編號）。2．用8位（含符號位）補碼表示整數(shù)，能表示的最大正整數(shù)和最小負整數(shù)分別是 和 。五． 綜合題（共21分）1． （12分）有一個具有20位地址和32位字長的存儲器，由256K8位DRAM芯片構(gòu)成。2． （9分）CPU執(zhí)行一段程序時，cache完成存取的次數(shù)為3800次，主存完成存取的次數(shù)為200,已知cache存取周期為50ns,主存為250ns,求cache/主存系統(tǒng)的效率和平均訪問時間。8．總線是構(gòu)成計算機系統(tǒng)的互聯(lián)機構(gòu)，是多個 之間進行 的公共通路。4．在相對尋址方式中，操作數(shù)的有效地址等于 的內(nèi)容加上指令中的形式地址D。A．平均存取時間減半B．平均找道時間減半C． 平均等待時間減半D．存儲密度可以提高一倍10．為了便于實現(xiàn)多級中斷，保存現(xiàn)場信息最有效的方法是采用____。A. RR型 B. RS型 C. SS型 D. SR型6． 下列關(guān)于立即尋址方式操作數(shù)所在位置的說法正確的是____。A．運算器 B．控制器C．存儲器 D．I/O接口2． 關(guān)于數(shù)據(jù)表示和編碼，下列說法正確的是____。A. 奇偶校驗碼是一種功能很強的檢錯糾錯碼B. 在計算機中用無符號數(shù)來表示內(nèi)存地址C. 原碼、補碼和移碼的符號編碼規(guī)則相同D. 用拼音從鍵盤上敲入漢字時，使用的拼音碼是漢字的字模碼