基于cpld多波形信號發(fā)生器設(shè)計(jì)-wenkub.com
2025-06-15 17:05 本頁面
【正文】 在設(shè)計(jì)進(jìn)展不前時(shí)，劉敏老師更是提出了建設(shè)性的意見，并且出現(xiàn)錯誤時(shí)，幫助改進(jìn)方案，使得設(shè)計(jì)能夠順利完成。通過本次畢業(yè)設(shè)計(jì)，加深了解了波形發(fā)生器的市場需求，以及可編程邏輯器件的電路設(shè)計(jì)，但在實(shí)際的情況中，應(yīng)該考慮實(shí)際需要，多加改善設(shè)計(jì)方案，在實(shí)現(xiàn)信號發(fā)生器功能的同時(shí)考慮完善方案細(xì)節(jié)。： DAC0832數(shù)模轉(zhuǎn)換電路第六章 結(jié)論通過本次設(shè)計(jì)，基本實(shí)現(xiàn)了三相多波形信號發(fā)生器的產(chǎn)生，此次設(shè)計(jì)通過DDS技術(shù)與可編程邏輯器件CPLD相結(jié)合，運(yùn)用Quartus II開發(fā)平臺實(shí)現(xiàn)多種波形輸出，包括方波、三角波、正弦波，并通過地址移相使得輸出波形實(shí)現(xiàn)相位相差120176。在將線路重新連接檢查后，外圍數(shù)模轉(zhuǎn)換成功實(shí)現(xiàn)了波形輸出。然后，再把注意轉(zhuǎn)到程序部分，檢查后發(fā)現(xiàn)，由于系統(tǒng)采用的是9位地址，但是尋址計(jì)數(shù)器模塊中的尋址空間卻只有360字節(jié)，沒有將9位地址寫滿，影響到后面的ROM尋址輸出，后來將尋址計(jì)數(shù)中的尋址空間加大至512，這樣就正好在9位地址計(jì)數(shù)計(jì)滿時(shí)尋址空間達(dá)到最大值，再將ROM模塊中的地址對應(yīng)尋址計(jì)數(shù)器稍作修改，最后在示波器上觀察到方波，三角波及正弦波的穩(wěn)定波形。通過Quartus II對總體模塊進(jìn)行仿真，：對總模塊編譯仿真后，、： 方波波形數(shù)據(jù)輸出仿真結(jié)果 正弦波波形數(shù)據(jù)輸出仿真結(jié)果 三角波波形數(shù)據(jù)輸出仿真結(jié)果通過仿真結(jié)果可以看出，波形數(shù)據(jù)特點(diǎn)以及相位變化 的仿真結(jié)果都符合要求，說明系統(tǒng)設(shè)計(jì)方案正確可行。 否則輸出方波或者三角波波形數(shù)據(jù)end if。在原理圖編輯窗，存盤名為SIM_ROM1，創(chuàng)建工程后，單擊左下的MegaWizard PlugInManager管理器按鈕，： LPM模塊調(diào)用在完成LPM_ROM模塊命名后，設(shè)置ROM模塊的參數(shù)設(shè)置（）和初始化文件的配置（）： LPM_ROM參數(shù)設(shè)置 加載初始化配置文件在LPM_ROM模塊定制是，通過對正弦LPM_ROM模塊的仿真，： LPM_ROM仿真測試在LPM_ROM的仿真波形圖中，隨著CLK上升沿的出現(xiàn)，對應(yīng)的波形數(shù)據(jù)輸出與MIF文件中的取樣數(shù)據(jù)完全吻合。生成MIF文件的方式有很多種，在此次設(shè)計(jì)中，正弦ROM初始化文件采用的是專用MIF文件生成器，MIF生成軟件Mif Maker 2010。對ROM模塊進(jìn)行仿真，、： 方波存儲ROM模塊仿真結(jié)果 三角波存儲ROM模塊仿真結(jié)果由Quartus II中仿真結(jié)果可知，當(dāng)方波尋址地址計(jì)數(shù)至一半時(shí)，輸出數(shù)據(jù)從0跳變值255，而再經(jīng)過半個(gè)尋址周期再從255跳至0，如此重復(fù)跳變；而選擇三角波輸出時(shí)，當(dāng)每次地址加1的時(shí)候，輸出八位波形數(shù)據(jù)開始計(jì)數(shù)，從0加到1，然后每來一個(gè)地址就加一次，直到增到255，等下一個(gè)地址到輸出波形數(shù)據(jù)將從255減到254，然后每來一個(gè)地址就減一次，直到減到0，依次重復(fù)，輸出的波形數(shù)據(jù)經(jīng)過DAC0832數(shù)模轉(zhuǎn)換分別形成方波、三角波。三角波的邏輯發(fā)生程序如下：elsif(sel=01)then 波形選擇控制，輸出三角波 if(address256)then 前半個(gè)周期進(jìn)行加1 data=address(7 downto 0)。)。139。該模塊在Quartus ： 模360加法器仿真結(jié)果由仿真結(jié)果可知，尋址地址在通過模360加法器模塊后，地址向后移1/3個(gè)尋址空間，仿真結(jié)果在理論值范圍中。if(temp512)thendout=temp。由于尋址空間為512 字節(jié),所以在此模塊中地址每次加170，輸出尋址地址產(chǎn)生1/3的相位差，當(dāng)輸出尋址數(shù)大于512 時(shí),須對尋址地址進(jìn)行取模處理，即超出設(shè)定值作減512處理。由以上仿真結(jié)果看出，尋址計(jì)數(shù)模塊可以產(chǎn)生穩(wěn)定有效的尋址地址。 end if。 計(jì)數(shù)值加1 else count:=(others=39。begin if (clk39。fout=not temp(0)。 翻轉(zhuǎn)一次，由此實(shí)現(xiàn)二分頻else temp=temp+1。p2:process(full) 二分頻進(jìn)程beginif(full39。039。 重新加載預(yù)置數(shù)Dfull=39。begin if (clk39。本設(shè)計(jì)中一個(gè)波形周期由64個(gè)時(shí)鐘信號組成，則輸出信號頻率為： （）時(shí)鐘頻率為24 MHz。本設(shè)計(jì)中利用并行預(yù)置數(shù)的減法計(jì)數(shù)器實(shí)現(xiàn)，他的工作原理是：減法計(jì)數(shù)器在并行預(yù)置數(shù)的基礎(chǔ)上，在時(shí)鐘的作用下進(jìn)行減計(jì)數(shù)，當(dāng)計(jì)數(shù)值為零時(shí)產(chǎn)生溢出信號，加載預(yù)置數(shù)據(jù)，并且將溢出信號作為分頻器的輸出信號，實(shí)現(xiàn)N分頻信號輸出。系統(tǒng)采用自頂向下設(shè)計(jì)原則，先完成各個(gè)子模塊仿真設(shè)計(jì)，綜合編譯后，通過軟件生成圖元文件，再設(shè)計(jì)系統(tǒng)頂層原圖，將各個(gè)模塊連接，最后進(jìn)行系統(tǒng)總體仿真。D/A的輸出用電壓形式表示一般應(yīng)為： () 式中D為D/A的輸入數(shù)據(jù)值，N為D/AC的位數(shù)，即通常所指的D/AC的分辨率，為輸入D/A的參考電壓。由于其價(jià)格低廉、接口簡單、轉(zhuǎn)換控制容易等優(yōu)點(diǎn)，在單片機(jī)應(yīng)用系統(tǒng)中得到廣泛的應(yīng)用。 CPLD主控芯片I/OI/O7腳為波形控制開關(guān)，I/O9引腳為外部時(shí)鐘輸入口，I/O7I/O70、I/O6I/O68為數(shù)控分頻外部控制端口，I/O20~I/O2I/O26~I/O2I/O30腳為初始相位八位波形數(shù)據(jù)輸出端；I/O31~I/O3I/O45~I/O48為移向后的波形數(shù)據(jù)輸出端，波形數(shù)據(jù)輸出接DAC模塊的八位數(shù)據(jù)輸入，通過示波器觀察輸出波形信號。而單片機(jī)電路確定方案后不易更改硬件電路，可變性不高，功能修改完善不方便，所以本次設(shè)計(jì)除了采用CPLD設(shè)計(jì)電路，由于其可編程特性，在設(shè)計(jì)調(diào)試時(shí)可以不斷改變電路硬件的邏輯關(guān)系，而不必改變系統(tǒng)的硬件結(jié)構(gòu)，縮短了設(shè)計(jì)周期，提高了設(shè)計(jì)效率。通常情況下在硬件調(diào)試的過程中一般使用下載電纜進(jìn)行下載，而當(dāng)調(diào)試完成以后要用配置芯片對FPGA進(jìn)行配置。通過借助集成開發(fā)軟件平臺進(jìn)行基本的設(shè)計(jì)，用原理圖、硬件描述語言等方法，生成相應(yīng)的目
物理相關(guān)推薦
鄂ICP備17016276號-1