dfet數(shù)位電路ppt課件-wenkub.com
2025-05-02 12:08 本頁面
【正文】 此外若輸入信號落在模糊區(qū)間 (VIL ? Vi ? VIH)，則輸出信號準(zhǔn)位不明確。 3. 假設(shè) ， 其中 只要使 則 vx將被反相放大，此時(shí)反相器成為反相放大器。這個(gè)迴路會自然產(chǎn)生方波信號。 2. 當(dāng) B = 0， S1閉合而 S2打開，所以輸出 Y = A。 2. 當(dāng) A = VL 或 B = VL 時(shí)， Y = VH。 32 CMOS反相器特性 例題 3. 在例題 2中若傳輸延遲 tp必須小於 3ns，請估算輸出端最多可外接邏輯閘的個(gè)數(shù)。 30 CMOS反相器特性 一個(gè)數(shù)位邏輯閘的輸出端所外接邏輯閘的個(gè)數(shù)稱為 扇出數(shù) (fan out)。 )k1k1()(V2Cpn2DD??????21 ?其中 Vtn = DDtp V|V| ??28 CMOS反相器特性 延遲－功率乘積 (DP)： DP和 C2成正比，並隨 f及 VDD上升而增加。 TCVTqI DD??2DD2DDDD CVfTCVIVP ????25 CMOS反相器特性 例題 1. 假設(shè) CMOS反相器輸出端等效電容 C = 1pF，每秒轉(zhuǎn)換頻率 f = 1MHz，電源電壓 VDD = 10V，請計(jì)算其平均功率損耗。 所以不管輸出電壓在高電位或低電位，整個(gè)電路不消耗任何功率，因此靜態(tài)功率損耗為零。 由於 Qp的 RON很小，故充電速度很快 。 RVP 2DDON ?R2V2PPP 2DDO F FON ??? ?15 簡單 FET反相器 從功率損耗上考量，我們希望 R愈大愈好；從速度上考量，我們希望 R愈小愈好；所以 FET反相器在 實(shí)用上卻面臨功率損耗和速度兩者無法兼顧的困境。因此以新的技術(shù)或設(shè)計(jì)降低 DP值才是工程師努力的方向。 2ttt P L HP H LP??11 數(shù)位反相器 功 率損耗 靜態(tài)功率損耗 (static power consumption)： 是指輸出端穩(wěn)定地處於高電位或低電位時(shí)，電路所消耗的功率。 ILi VV ? IHi VV ?IHiIL VVV ??8 數(shù)位反相器 雜訊邊距 低電位雜訊邊距 (lowlevel noise margin)： 高電位雜訊邊距 (highlevel noise margin)： 實(shí)用上 NMH 及 NML愈大，表示電路愈不容易受雜訊影響，即電路愈穩(wěn)定。 4. VIH：可容許之最小高電位輸入電壓。 ?當(dāng) Vi = VL， Vo = VH。 6 數(shù)位反相器 典型的反相器輸入電壓與輸出電壓的關(guān)係圖，稱為 電壓轉(zhuǎn)換曲線 (Voltage Transfer Curve, VTC) VOL VIL VIH VOH Vi VOL VOH slope = ?1 slope = ?1 Vo 1. VOL：正常低電位輸出電壓，對應(yīng)輸入電壓 Vi = VOH。 7 數(shù)位反相器 VIH 及 VIL定義為 VTC中斜率等於 –1所對應(yīng)的兩個(gè)輸入電壓 。 OLILL VVNM ??IHOHH VVNM ??9 數(shù)位反相器 傳輸延遲 tPHL tPLH VOL VOH (VOH+VOL)/2 VOL VOH Vi t 1. tPHL (hightolow propagation delay)： 輸入方波信號
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1