總線數(shù)據(jù)傳輸實(shí)驗(yàn)-wenkub.com
2025-04-13 22:59 本頁面
【正文】 216。039。039。 Q9. 編寫VHDL代碼時(shí)如何為寄存器賦初值？ A9. bus中當(dāng)出現(xiàn)一個(gè)或一個(gè)以上為0，那么便會(huì)將bus_reg賦值給l；當(dāng)不出現(xiàn)0時(shí)，總線為高阻態(tài)，從而實(shí)現(xiàn)了給寄存器賦初值。039。139。139。139。139。039。139。139。 Q8. 編寫VHDL的組合邏輯是如何實(shí)現(xiàn)多路選擇器？A8. 用when …else…的語句來實(shí)現(xiàn)的。總線與支線命名方式是什么？A4. 在電路圖中，lddr[3..1]是粗線，通過它的命名方式可以知道lddr有三條與之對應(yīng)的支線，分別是lddr[3]、lddr[2]、lddr[1]，這三條分線要與總線對應(yīng)命名。 74374是帶三態(tài)輸出的八位寄存器，低電平有效，由一個(gè)反相器，8個(gè)D鎖存器和8個(gè)三態(tài)反相器所構(gòu)成。三、 實(shí)驗(yàn)日志216。 操作步驟（對應(yīng)波形圖列表說明每步狀態(tài)、有效控制信號(hào)）①設(shè)置初值，swr3r2r1_bus=1111，lddr=000，數(shù)據(jù)初始置k為00，總線輸出為高阻態(tài)；②設(shè)置數(shù)據(jù)k=E1，swr3r2r1_bus=0111，lddr=001，將數(shù)據(jù)E1傳至總線，通過L[7..0]顯示總線數(shù)據(jù)，數(shù)據(jù)E1存入r1并顯示出來；③swr3r2r1_bus=1110，lddr3=100，將R1的數(shù)據(jù)E1寫入總線并存入R3，總線顯示從R1傳至總線的數(shù)據(jù)E1；④swr3r2r1_bus=1011，lddr=000，將R3的數(shù)據(jù)E1寫入總線中；⑤設(shè)置數(shù)據(jù)k[7..0]=D2，swr3r2r1_bus=0111，lddr2=010，將數(shù)據(jù)D2傳至總線并存入R2，通過L[7..0]顯示總線數(shù)據(jù)D2；⑥swr3r2r1_bus=1101，lddr=100，將R2的數(shù)據(jù)D2寫入總線并存入R3，總線顯示從R2傳至總線的數(shù)據(jù)D2；⑦swr3r2r1_bus=1011，lddr=000，將R3的數(shù)據(jù)D2寫入總線中；⑧swr3r2r1_bus=1110，l
教學(xué)教案相關(guān)推薦
鄂ICP備17016276號(hào)-1