嵌入式實時操作系統(tǒng)-wenkub.com
2025-01-12 16:39 本頁面
【正文】 jbsr .extern interrupt_end 在調(diào)用interrupt_end()之前，首先恢復了本次中斷前SR[10：8]的值,如果這個值不為0，說明處于中斷嵌套中，因為初始化SR[10：8]為0，只有退到嵌套的最后一層，其中斷前SR[10：8]才為0，如果不是0，通過增加 cyg_scheduler_sched_lock的值使interrupt_end()，從這里可以看出ecos中斷策略是，允許中斷嵌套，每個中斷分為ISR，DSR兩部分，ISR立即執(zhí)行，DSR在ISR之后進行，如果此時處于中斷嵌套，則將推遲DSR處理，將其放在DSR隊列里（在interrupt_end()中放置），直到退出中斷嵌套，所有積累的DSR才能執(zhí)行。 將函數(shù)需要的參數(shù)*intr，vector和data壓棧 lea .extern cyg_hal_interrupt_handlers (%a0,%),(%sp) lea 1,cyg_scheduler_sched_lock 獲取了ISR入口地址，接下來該調(diào)用ISR了。 例如產(chǎn)生的是第70號中斷，那么是剛才那段匯編程序獲得ISR程序入口地址在cyg_hal_interrupt_handlers[] 數(shù)組中存放位置？ \ ?\ ?\ ? break。 \ ? case CYGNUM_HAL_VECTOR_AUTOVEC1 ... CYGNUM_HAL_VECTOR_AUTOVEC7: \ ? \ ? \ ? \ ? ==(CYG_ADDRESS)amp。 HAL_TRANSLATE_VECTOR((_vector_), _index_)。 cyg_uint32 _index_。具體實現(xiàn)如下：define HAL_INTERRUPT_ATTACH( _vector_, _isr_, _data_, _object_ ) 2,%d1 hw_vsr_int_mon: .balign 4?hw_vsr_interrupt: .endm %d0%d2/%a0%a1,(%sp)? int_pres_regs? 同樣，當其他中斷(或例外)產(chǎn)生時，mcf52xx處理器自動將一個32位狀態(tài)字和PC壓棧，如下圖所示：其中VECTOR[7：0]為當前中斷的中斷向量號，SR(STATUSREGISTER) [10:8]三位為當前中斷級別，用于屏蔽
公司管理相關推薦
鄂ICP備17016276號-1