線路板pcb級的電磁兼容設計-wenkub.com
2025-01-10 16:52 本頁面
【正文】 若我們注意平時的經(jīng)驗和技術的積累和總結(jié)，最終我們也可以成為PCB“工藝品”設計大師，設計出自己的PCB“工藝極品”。印制線路板的電磁兼容設計是一個技巧性很強的工作，同時，也需要大量的經(jīng)驗積累。使用管狀電容時，外殼要接地。閑置不用的運放正輸入端接地，負輸入端接輸出端。(3) 對進入印制板的信號要加濾波，從高噪聲區(qū)到低噪聲區(qū)的信號也要加濾波，同時用串終端電阻的辦法，減小信號反射。6．PCB設計時的電路措施我們在設計電子線路時，比較多考慮的是產(chǎn)品的實際性能，而不會太多考慮產(chǎn)品的電磁兼容特性和電磁騷擾的抑制及電磁抗干擾特性。(7) 布線不能跨越分割電源面之間的間隙。(4) 不要對地進行分割。這樣的布局布線既滿足了IC器件廠商對模擬地和數(shù)字地管腳低阻抗連接的要求，同時又不會形成環(huán)路天線或偶極天線而產(chǎn)生EMC問題。如果系統(tǒng)中A/D轉(zhuǎn)換器較多，例如10個A/D轉(zhuǎn)換器怎樣連接呢？如果在每一個A/D轉(zhuǎn)換器的下面都將模擬地和數(shù)字地連接在一起，則產(chǎn)生多點相連，模擬地和數(shù)字地之間的隔離就毫無意義。在將A/D轉(zhuǎn)換器的模擬地和數(shù)字地管腳連接在一起時，大多數(shù)的A/D轉(zhuǎn)換器廠商會建議：將AGND和DGND管腳通過最短的引線連接到同一個低阻抗的地上。模擬信號在電路板所有層的模擬區(qū)內(nèi)布線，而數(shù)字信號在數(shù)字電路區(qū)內(nèi)布線。采用光隔離器件或變壓器也能實現(xiàn)信號跨越分割間隙。了解電流回流到地的路徑和方式是優(yōu)化混合信號電路板設計的關鍵。有人建議將混合信號電路板上的數(shù)字地和模擬地分割開，這樣能實現(xiàn)數(shù)字地和模擬地之間的隔離。一種解決方法是把從一個電源中引出的電源線和地線同其他的電源線和地線分隔開，這同樣有助于避免電源之間的噪聲耦合。(11) 多層PCB中的接地面和電源面在多層PCB中，推薦把電源面和接地面盡可能近的放置在相鄰的層中，以便在整個板上產(chǎn)生一個大的PCB電容。沒有任何一個單獨的分立元件具有這個特性。此時，去耦電容可以放置在距離IC供電線和接地層之間盡可能近的地方。(7) 雙層PCB的接地線在雙層（雙面）PCB中，對于數(shù)字電路優(yōu)先使用地線柵格/點陣布線，這種布線方式可以減少接地阻抗、接地回路和信號環(huán)路。(5) 當采用多層線路板設計時，可將其中一層作為“全地平面”，這樣可減少接地阻抗，同時又起到屏蔽作用。因此應將接地線盡量加粗，使它能通過三倍于印制線路板的允許電流。高頻電路宜采用多點串聯(lián)接地，地線應短而粗，高頻元件周圍盡量布置柵格狀大面積接地銅箔。接地技術的目標是最小化接地阻抗，從此減少從電路返回到電源之間的接地回路的電勢。4．PCB板的地線設計在電子設備中，接地是控制干擾的重要方法。(15) 時鐘線垂直于I/O線比平行I/O線干擾小，時鐘元件引腳需遠離I/O電纜。(11) 元件引腳盡量短，去耦電容引腳盡量短，去耦電容最好使用無引線的貼片電容。(8) 單面板和雙面板用單點接電源和單點接地；電源線、地線盡量粗。(6) 用地線將時鐘區(qū)圈起來，時鐘線盡量短。因此，各種印制板走線要短而粗，線條要均勻。 PCB布線通用規(guī)則：在設計印制線路板時，應注意以下幾點：(1) 從減小輻射騷擾的角度出發(fā)，應盡量選用多層板，內(nèi)層分別作電源層、地線層，用以降低供電線路阻抗，抑制公共阻抗噪聲，對信號線形成均勻的接地面，加大信號線和接地面間的分布電容，抑制其向空間輻射的能力。焊盤太大易形成虛焊。對于分立元件電路，即可完全滿足要求；對于集成電路，～。對于那些離開印制線路板的引線，驅(qū)動器應緊緊挨著連接器。 為了避免高頻信號通過印制導線時產(chǎn)生的電磁輻射，在印制線路板布線時，需注意以下幾點：(1) 布線盡可能把同一輸出電流而方向相反的信號利用平行布局方式來消除磁場干擾。對于高速單端信號，有時如果信號路徑?jīng)]有沿著低阻的地層走，地線回路可能也必須沿著信號路徑流動來布置。這個區(qū)域不僅成為信號活動的“熱點”，而且供電面在這點是高阻，影響射頻電流傳遞。 不變的路徑寬度信號路徑的寬度從驅(qū)動到負載應該是常數(shù)。因此，避免在傳送高頻率和敏感的信號路徑上使用短截線。該場能耦合較強噪聲到相鄰路徑，因此，當轉(zhuǎn)動路徑時全部的直角路徑應該采用45度。當是高速信號時。此外，還應注意以下兩點：(1) 在印制板中有接觸器、繼電器、按鈕等元件時．操作它們時均會產(chǎn)生較大火花放電，必須采用RC吸收電路來吸收放電電流。去耦電容值的選取并不嚴格，可按C=1/f計算：。這種器件的高頻阻抗特別小，在500kHz～20MHz范圍內(nèi)阻抗小于1Ω，而且漏電流很?。ǎ４送?，在每個IC的電源和地之間都應當有去耦電容，這些去耦電容應該盡可能的接近IC引腳，這將有助于濾除IC的開關噪聲。 局部電源和IC間的去耦：在直流電源回路中，負載的變化會引起電源噪聲。PCB內(nèi)的分流或者保護線路是沿著關鍵信號的線路兩邊布放隔離保護線。時鐘信號較多采用串聯(lián)匹配，見圖4所示。必要時可加終端匹配。為了進一步的減小電磁耦合，將基準地布放在關鍵信號附近或之間以隔離其他信號線上產(chǎn)生的或信號線相互之間產(chǎn)生的耦合噪聲。返回通路的阻抗越低，PCB的電磁兼容性能越好。高速數(shù)字電路由于其更高的瞬時功率需求而要求放在靠近電源入口處。 分割：分割是指用物理上的分割來減少不同類型線之間的耦合，尤其是通過電源線和地線的耦合。一個線路板上的接插件，有520nH的分布電感。走線的分布電容也會起作用。對于1盎司銅線來說，（10mil）厚的FR4碾壓板上，（20mil）寬、20mm（800mil）。阻抗：布線的阻抗是由銅和橫切面面積的重量決定的。(10) 對噪聲敏感的布線不要與大電流，高速開關線平行。(6) 電磁干擾（EMI）濾波器要盡可能靠近EMI源，并放在同一塊線路板上。(2) 將低電平的模擬電路和數(shù)字電路分開，避免模擬電路、數(shù)
高考資料相關推薦
鄂ICP備17016276號-1