基于雙面印制板的電磁兼容性設(shè)計(jì)-wenkub.com
2025-01-13 13:23 本頁(yè)面
【正文】 ；一個(gè)集成電路本身的封裝材料引起2pF~10pF的分布電容；一個(gè)線路板上的接插件，有520μH的分布電感；一個(gè)雙列直插的24引腳集成電路插座，引入4μH~18μH的分布電感。6. 元件的引腳要盡量短。5. 盡量用45176。八 降低噪聲和電磁干擾的經(jīng)驗(yàn)1. 可用串個(gè)電阻的辦法，降低控制電路上下沿跳變速率。最好不用電解電容，電解電容是兩層薄膜卷起來(lái)的，這種卷起來(lái)的結(jié)構(gòu)在高頻時(shí)表現(xiàn)為電感。這個(gè)電容的分布電感的典型值是5μH。 對(duì)噪聲和干擾非常敏感的電路或高頻噪聲特別嚴(yán)重的電路，應(yīng)該用金屬罩屏蔽起來(lái)。 為扼制大功率器件對(duì)微控制器部分?jǐn)?shù)字元元電路的干擾及數(shù)字電路對(duì)模擬電路的干擾，數(shù)字地\模擬地在接向公共接地點(diǎn)時(shí)，要用高頻扼流環(huán)。去耦電容的大小一般取C=1/F，F(xiàn)為數(shù)據(jù)傳送頻率。五 功率線、交流線和信號(hào)線分開走線功率線、交流線盡量布置在和信號(hào)線不同的板上，否則應(yīng)和信號(hào)線分開走線。去耦電容的引線不能太長(zhǎng)，尤其是高頻旁路電容不能帶引線。~。二 地線布置數(shù)字地與模擬地分開。二 地線布置數(shù)字地與模擬地分開。(2)CMOS的輸入阻抗很高，且易受感應(yīng)，因此在使用時(shí)對(duì)不用端要接地或接正電源。(3)對(duì)于抗噪能力弱、關(guān)斷時(shí)電源變化大的器件，如 RAM、ROM存儲(chǔ)器件，應(yīng)在芯片的電源線和地線之間直接接入退藕電容。 PCB設(shè)計(jì)的常規(guī)做法之一是在印制板的各個(gè)關(guān)鍵部位配置適當(dāng)?shù)耐伺弘娙?。因此?yīng)將接地線加粗，使它能通過三倍于印制板上的允許電流。低頻電路的地應(yīng)盡量采用單點(diǎn)并聯(lián)接地，實(shí)際布線有困難時(shí)可部分串聯(lián)后再并聯(lián)接地。 根據(jù)印制線路板電流的大小，盡量加租電源線寬度，減少環(huán)路電阻。焊盤太大易形成虛焊。(3)印制導(dǎo)線拐彎處一般取圓弧形，而直角或夾角在高頻電路中會(huì)影響電氣性能。對(duì)于集成電路，尤其是數(shù)字電路，~。2．布線 布線的原則如下：(1)輸入輸出端用的導(dǎo)線應(yīng)盡量避免相鄰平行。(4)位于電路板邊緣的元器件，離電路板邊緣一般不小于2mm。元器件應(yīng)均勻、整齊、緊湊地排列在PCB上．盡量減少和縮短各元器件之間的引線和連接。若是機(jī)內(nèi)調(diào)節(jié)，應(yīng)放在印制板上方便于調(diào)節(jié)的地方；若是機(jī)外調(diào)節(jié)，其位置要與調(diào)節(jié)旋鈕在機(jī)箱面板上的位置相適應(yīng)。(3)重量超過15g的元器件、應(yīng)當(dāng)用支架加以固定，然后焊接。在確定特殊元件的位置時(shí)要遵守以下原則：(1)盡可能縮短高頻元器件之間的連線，設(shè)法減少它們的分布參數(shù)和相互間的電磁干擾。為了設(shè)計(jì)質(zhì)量好、造價(jià)低的PCB．應(yīng)遵循以下一般原則：1. 布局 首先，要考慮PCB尺寸大小。PCB設(shè)計(jì)的好壞對(duì)抗干擾能力影響很大．因此，在進(jìn)行PCB設(shè)計(jì)時(shí)．必須遵守PCB印刷電路板(PC8)是電子產(chǎn)品中電路元件和器件的支撐件．它提供電路元件和器件之間的電氣連接?！ ? 結(jié)束語(yǔ) 本文從實(shí)用的角度討論了雙面印制電路設(shè)計(jì)中的電磁兼容性技術(shù)。 5 有選擇地使用自動(dòng)布線 印制板布線大多采用布線軟件來(lái)進(jìn)行自動(dòng)布線，這是造成印制板電磁兼容性能力下降的主要原因?！ ?。、環(huán)保護(hù)起來(lái)，如圖7所示。在雙面板上，信號(hào)線及其回流線應(yīng)該緊靠一起布置，最好每條信號(hào)線都有自己的回流線，尤其是直流放大器，否則容易給電路造成干擾。以減少線間的電場(chǎng)和磁場(chǎng)的耦合干擾?！ ‰p面板上
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1