dsp原理與應(yīng)用---第6章mcasp-wenkub.com
2024-12-04 21:51 本頁面
【正文】 由 STA、 SCL兩線構(gòu)成的I2C總線可接 4 片 AT24C256，特別適用于具有大容量數(shù)據(jù)儲存要求的數(shù)據(jù)采集系統(tǒng)。 通過將 I2C模式寄存器 (I2CMDR)中 IRS位清零來使 I2C模塊復(fù)位。當(dāng)將 I2C模塊配置為 I2C總線上的一個主模塊時，這一串行時鐘就會由 SCL引腳引出。數(shù)據(jù)字的長度可以是 2到 8之間的任意值。 I2C 使用一個重復(fù)的開始狀態(tài) 在 7位尋址， 10位尋址和自由數(shù)據(jù)格式中，可以使用重復(fù)的開始狀態(tài)。 I2C 自由數(shù)據(jù)格式 開始狀態(tài)后緊跟一個數(shù)據(jù)字。第一個字節(jié)包括 11110b， 10位從地址的兩個 MSBs以及 R/W = 0 （寫）。 I2C模塊支持下列數(shù)據(jù)格式： ? 7位尋址模式 ? 10位尋址模式 ? 自由數(shù)據(jù)格式模式 I2C 7位尋址格式 在 7位尋址格式中，開始狀態(tài)后的第一個字節(jié)由一個 7位的從地址和緊跟著的一個 R/W位組成，R/W位決定著數(shù)據(jù)的方向： ? R/W = 0：主模塊向?qū)ぶ返膹哪K寫（發(fā)送）數(shù)據(jù) ? R/W = 1：主模塊從從模塊讀（接收）數(shù)據(jù) 在 R/W后面插入了一個專門用來確認(rèn)的（ ACK）附加時鐘周期。 I2C 串行數(shù)據(jù)格式 I2C模塊支持 1到 8位的數(shù)據(jù)長度。 I2C 開始和停止?fàn)顟B(tài) ?START狀態(tài)定義為當(dāng) SCL為高時， SDA線上從高到低的轉(zhuǎn)變。為了從一個從模塊接收數(shù)據(jù)，必須將 I2C模塊變換成主接收器模式。 主發(fā)送模式 I2C模塊是主模塊，發(fā)送數(shù)據(jù)和控制信息到從模塊。時鐘由主模塊產(chǎn)生。時鐘由主模塊產(chǎn)生。強烈建議利用 SPI DMA接口進行數(shù)據(jù)傳輸，并限制使用中斷來進行檢錯。 ?SPI 作為通用 I/O引腳 SPI的每一個引腳都可以通過 SPI引腳控制寄存器來編程設(shè)定為通用 I/O引腳。這個延遲可以設(shè)定為 1到 32個 SYSCLK2周期。這樣 SPI就能夠通過自動產(chǎn)生適當(dāng)?shù)难舆t來支持各種不同從器件的時序要求，從而不會給 DSP增加額外的開銷。 這個握手信號允許兩個 SPI以最大的可能速率進行通信 。 SPI操作 : 帶片選的 4引腳選項 握手操作按下列步驟進行 : ?某一傳輸結(jié)束后 ， SPI主從 模塊需要等待 ?傳輸結(jié)束后從 SPI模塊禁止 SPIx_ENA， 標(biāo)志著它需要等待 ， 還沒有準(zhǔn)備好 ?從模塊通過從 SPIBUF讀接收數(shù)據(jù)來開始維護它的 SPI ?然后 ， 從器件向 SPIDAT0或 SPIDAT1寫傳輸數(shù)據(jù) 。 ? 當(dāng)所有的數(shù)據(jù)位傳輸完成后，接收到的數(shù)據(jù)被復(fù)制到 SPIBUF寄存器，以備 DSP或 DMA來讀取。這樣就開始了一個數(shù)據(jù)傳輸。 ? 順序：位的移出順序， MSB：先將最高位移出，最后移出最低位； LSB：先將最低位移出，最后移出最高位。 5. 使用 DMA為 McASP服務(wù) 盡管 DMA也可以通過外圍配置總線來服務(wù)于 McASP，最佳方案還是通過 dMAX端口來使用 DMA為 McASP服務(wù)。 DSP必須在 McASP所要求的建立時間之前從 XBUF讀取字 A (建立時間 )。當(dāng) RDATA位被寫入 1或者所有被配置為接收器的串行器都被讀出了，標(biāo)志位就會被清零。緊接在 AXEVT之后， DSP開始對 McASP服務(wù)，向XBUF寫入字 C(DSP服務(wù)時間 )。當(dāng)從 XRBUF[n]緩沖器向 XRSR[n] 移位寄存器傳輸數(shù)據(jù)時， XDATA標(biāo)志位被置位，表示 XBUF是空的并準(zhǔn)備好接收從 DSP來的新數(shù)據(jù)了。 3. 數(shù)字音頻接口 (DIT)傳輸模式 除適合在同一系統(tǒng)內(nèi)的芯片之間傳輸音頻數(shù)據(jù) TDM傳輸模式和突發(fā)傳輸模式外， McASP的數(shù)字音頻接口 (DIT)傳輸模式也支持以 S/PDIF， AES3或 IEC60958格式傳輸音頻數(shù)據(jù)。 TDM格式包括三部分：時鐘、數(shù)據(jù)和幀同步信號。主要用于 非音頻數(shù)據(jù)的傳輸 ，例如在兩個 DSP芯片間傳輸控制信息。將一個引腳從 1變到 0，要進行如下操作： 設(shè)置 PDCLR[n]，將清零相應(yīng)的 PDOUT[n]。這是因為對 PDSET寄存器的寫操作僅僅影響所關(guān)心的引腳。時鐘輸入和配置為接收的引腳必須設(shè)置 PDIR[n]=0。寫入 0沒有影響。寫入 0沒有影響。 ?引腳方向寄存器 (PDIR)：選擇引腳是輸入還是輸出 ?引腳數(shù)據(jù)輸入寄存器 (PDIN)：顯示引腳的輸入數(shù)據(jù) ?引腳數(shù)據(jù)輸出寄存器 (PDOUT)：如果引腳被配置為通用 (GPIO)輸出口(PFUNC[n] = 1 and PDIR[n] = 1)，那么數(shù)據(jù)就會由此引腳輸出。 格式化單元 McASP有兩個數(shù)據(jù)格式化單元，一個用作發(fā)送，一個用作接收。 ? 接收，數(shù)據(jù)通過 AXR[n]引腳移入移位寄存器 XRSR。 ? 以一個取樣速率 (如： kHz)接收數(shù)據(jù)，但以不同的取樣速率 (如： 48 kHz)發(fā)送數(shù)據(jù)。幀同步信號的選擇是通過對接收和發(fā)送幀同步信號控制寄存器 (AFSRCTL和 AFSXCTL)的編程來控制的。串行時鐘（位速率時鐘）可以源自： ? 內(nèi)部 將內(nèi)部時鐘源通過兩個分頻器產(chǎn)生時鐘 ? 外部 直接由 ACLKR/X引腳輸入 ? 混合 一個外部高頻時鐘輸入到 McASP的 AHCLKX引腳或 AHCLKR引腳，然后被分頻產(chǎn)生位速率時鐘 在內(nèi)部和混合的情況下，位速率時鐘信號是內(nèi)部產(chǎn)生的，需要由ACLKX引腳或 ACLKR引腳引出。 在一個單元內(nèi)，這些位可以是最高位先進或先出 McASP，也可以是最低位。每個位的開始和結(jié)束都是用一個串行時鐘的邊沿作為標(biāo)志。 ? McASP包括發(fā)送和接收部分，它們之間可以同步運行，也可以完全獨立地使用各
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1