電子系統(tǒng)級設(shè)計論文-wenkub.com
2024-10-03 09:21 本頁面
【正文】 定義本身不會改善 ESL 設(shè)計，即便如此，我們也應(yīng)當(dāng)在早期為其下一個明確的定義，以便設(shè)計小組了解 ESL的真正進步與不足。因此，根據(jù)面積與時序關(guān)系自動定義一系列功能相當(dāng)?shù)慕鉀Q方案必須作為 ESL 綜合定義的一部分。重要的是， ESL 綜合應(yīng)將設(shè)計轉(zhuǎn)變?yōu)槌橄筝^ 低但功能相當(dāng)?shù)膶嵤┓桨浮? 首先，從本質(zhì)來說，綜合是從一種抽象層級轉(zhuǎn)變?yōu)榱硪环N抽象層級，同時保持功能不變。這種語言必須能夠用于描述各種不同的抽象級別 (如系統(tǒng)級、寄存器傳輸級等 ),能夠勝任軟硬件的協(xié)同設(shè)計和驗證 ,并且仿真速度要快。相反 ,描述的抽象級別越高 ,完成建模需要的時間就越短 ,但對目標(biāo)系統(tǒng)的描述也就越不精確。再次 ,需要使用多個測試平臺。最廣泛使用的 2 種硬件描述語言是 VHDL 和 Verilog HDL,傳統(tǒng)的系統(tǒng)設(shè)計方法流程如圖3 所示。在軟件設(shè)計中，會把建立完成的虛擬平臺和構(gòu)架作為集成開發(fā)環(huán)境的一部分。 與圖 2 中的 ESL 設(shè)計 方法一相比，圖 3 中的設(shè)計方法是直接由軟件參考代碼開始，創(chuàng)建事物級模型的虛擬平臺，在此基礎(chǔ)上進行系統(tǒng)結(jié)構(gòu)設(shè)計，驗證和性能的分析。在體系結(jié)構(gòu)的設(shè)計中，首先從 IP 庫中獲取已有的硬件模塊的事物級模型，如處理器和總線模型，或者重新設(shè)計 IP 庫中沒有的模塊的事物級模型。 在完 成系統(tǒng)功能定義后，設(shè)計方法之一是從系統(tǒng)的定義開始，先進行算 法級設(shè)計。為定制電路提供 Verilog 或 VHDL 語言描述的硬件設(shè)計。軟硬件的設(shè)計和驗證，包括軟硬件的協(xié)同驗證是一個重復(fù)的過程，在整 個設(shè)計過程中都要根據(jù)驗證的結(jié)果對體統(tǒng)和設(shè)計做出調(diào)整。比如說用 SystemC 進行事務(wù)級的建模。 對于這個輸入的定義，在 ESL 設(shè)計完成算法的開發(fā)，接口定義，用 ESL 語言或其他語言來描述來完成體系結(jié)構(gòu)的設(shè)計。接著將應(yīng)用的功能部件影射到平臺。功能設(shè)計包括實現(xiàn)功能模塊結(jié)構(gòu)、模塊之間的通信和它們的基本行為。 ESL 設(shè)計成為系統(tǒng)和更加底層設(shè)計之間的橋梁。每一個電子產(chǎn)品的設(shè)計過程以某一種形式的頂層定義開始。在底層實現(xiàn)沒有開始前的協(xié)同驗證可以及時修改體系結(jié)構(gòu)或軟硬件劃分中的不合理因素。這種方法 不僅可產(chǎn)生用于驗證系統(tǒng)行為，它還支持與較低抽象級別的 RTL 模型的協(xié)同仿真。它使系統(tǒng)結(jié)構(gòu)從抽象的行為級很容易地映射到具體的硬件設(shè)計，從而方便決定哪些模塊可以被復(fù)用，哪些新模塊需要設(shè)計。 （ 4）方便的架構(gòu)設(shè)計 ESL 架構(gòu)設(shè)計能完成功能到運算引擎的映射。配置和生成出來的設(shè)計必須和驗證環(huán)境得到的結(jié)果完全一致，并延續(xù)到整個設(shè)計流程中。 ESL 工具的挑戰(zhàn)就是既要保持足夠精度的時序信息來幫助設(shè)計決策，又要提供足夠的仿真速度以滿足大型的系統(tǒng)軟件（如 OS 啟動）在可接受的時間內(nèi)的完整運行。因此設(shè)計工程師必須擁有可實現(xiàn)的快速硬件設(shè)計方法。這樣軟件的開發(fā)可以和 RTL 實現(xiàn)同時展開，而不是傳統(tǒng)上的在 RTL 實現(xiàn)完成以后才開始軟件的開發(fā)。 （ 1）更早地進行軟件開發(fā) 有了虛擬的原型平臺意味著可以更早地開始軟件開發(fā)。它們讓工程師能開發(fā)含有數(shù)百萬邏輯門與數(shù)十萬行程序代碼的設(shè)計，并提供一套理想平臺，用來進行驗證，滿足客戶持續(xù)成長的需求 。在 ESL 設(shè)計中，系統(tǒng)的描述和仿真的速度快，讓設(shè)計工程師有充裕的時間分析設(shè)計內(nèi)容。 ESL 設(shè)計已經(jīng)演變?yōu)榍度胧较到y(tǒng)軟硬件設(shè)計、驗證、調(diào)試的一種補充方法學(xué)。軟硬件協(xié)同設(shè)計方法是 SoC 設(shè)計方法 學(xué)研究的重要領(lǐng)域。因此需要設(shè)計工具重點面向模塊間的通訊和互連，門級和寄存器傳輸級 (RTL)仿真速度太慢，不適合系統(tǒng)設(shè)計。 SoC 系統(tǒng)中的組件具有多樣性異質(zhì)性，包括各個專業(yè)的設(shè)計，模擬和數(shù)字設(shè)計等等，需要提供異質(zhì)的仿真環(huán)境以及對系統(tǒng)級設(shè)計空間的探索復(fù)雜性的管理。而系統(tǒng)的集成電路實現(xiàn)卻使用硬件描述語言，因此導(dǎo)致轉(zhuǎn)換和重寫系統(tǒng)的負擔(dān)。而只有快速適應(yīng)消費電子市場的變化，商業(yè)系
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號-1