【正文】 感謝我的同學(xué) 們 ，在論文的 寫(xiě)作 過(guò)程中給予我了很多 關(guān)心 ， 并且 在論文的撰寫(xiě)和排版過(guò)程中 給予 熱情的幫助。 23 參考文獻(xiàn) [1]岑光 .基于 FPGA 的 FIR 數(shù)字濾波器研究與設(shè)計(jì) [C]，西安電子科技大學(xué) ， 2020. [2]鄭君里 .信號(hào) 于系統(tǒng) (第三版） [M]， 高等教育出版社 ， 2020. [3]管致中 .信號(hào) 于線(xiàn)性系統(tǒng)（第 4 版 ） M]． 高等教育出版社 ． 2020． [4]羅韓君 ， 劉明偉 ， 王成 .基于 DSP Builder 的 FIR 濾波器設(shè)計(jì)與實(shí)現(xiàn) .《微計(jì)算機(jī)信息》 (嵌入式與 SOC)2020(25) :2930. [5]屈星，唐寧，舒等 .基 于 FPGA 的 IIR 數(shù)字濾波器的設(shè)計(jì)與仿真 [J].計(jì)算機(jī)仿真， 2020，26（ 8）： 304307. [6]于亞萍，劉源，衛(wèi)勇 .利用改進(jìn) DA 算法 FIR 濾波器的仿真與實(shí)現(xiàn) [J].計(jì)算機(jī)工程與應(yīng)用，2020， 47（ 27). [7]楊大柱 .Matlab 環(huán)境下 F I R 濾波器的設(shè)計(jì)與仿真 .電子技術(shù)應(yīng)用 [J],2020(9): 101103. [8]Vinay MATLAB 實(shí)現(xiàn) [M]，電子工業(yè)出版社，1998. [9]趙文亮 ， 蔣冰 . 基于 FPGA 的 高階高速 FIR 濾波器設(shè)計(jì)與實(shí)現(xiàn) [J]. 中國(guó)有線(xiàn)電視 ， 2020，(3):329334. [10]劉建成，鄒應(yīng)全，徐偉 .基于 FPGA 的 FIR 濾波器設(shè)計(jì)與仿真 [J].南京信息工程大學(xué)學(xué)報(bào)：自然科學(xué)版， 2020， 2（ 5）： 400404. [11]潘松 . SOPC 技術(shù)實(shí)用教程 [M].北京：清華大學(xué)出版社， 2020. [12]Altera Device Package Information Data Sheet . Altera 公司 . [13]毛超 ， 宋培林 .數(shù)字低頻濾波器的設(shè)計(jì)與仿真 [J].電腦與電信 , 2020(05)： 7072 . [14]朱繼洪 ， 黃隆勝 ， 周文誼 .基于 MATLAB 的 FIR 數(shù)字濾波器設(shè)計(jì)實(shí)現(xiàn) [J]. 科技廣場(chǎng) , 2020(11)： 225227. [15]YONG LIAN， A MODIFIED FREQUENCYRESPONSE MASKING STRUCTURE FOR HIGHSPEED FPGA IMPLEMENTATION OF SHARP FIR FILTERS， Journal of Circuits, Systems, and ComputersVol. 12， No. 5 (2020) 643– 654. [16]田莎莎 .FIR 數(shù)字濾波器的 FPGA 最佳實(shí)現(xiàn)方法研究 [C]. 中南民族大學(xué) ， 2020. 24 致謝 歷時(shí)將近 半年 時(shí)間這篇論文終于寫(xiě)完 了 ，在論文的寫(xiě)作過(guò)程中遇到了 大量 的困難和障礙，都在老師和同學(xué)的幫助下度過(guò)了。解決方案就是如上文所說(shuō)的那樣將濾波器的輸入端的位數(shù)改為 9 位 Signed inter，最高位設(shè)置為 0。在看了很多文獻(xiàn)，以及多次試驗(yàn)后發(fā)現(xiàn) AD/DA的位數(shù)以及速度是根據(jù)濾波器的階數(shù)和截止頻率的要求來(lái)決定的。最后安裝這些軟件時(shí)全部都必須是默認(rèn)路徑。 剛開(kāi)始拿到這個(gè)畢業(yè)設(shè)計(jì)題時(shí)我覺(jué)得這將會(huì)是一個(gè)很好做的課題，但很快設(shè)計(jì)過(guò)程中一個(gè)接著一個(gè)的難題徹底糾正了我的想法?；?味下 這段日子的經(jīng)歷和感受，我感慨萬(wàn)千，這次畢業(yè)設(shè)計(jì)的過(guò)程中我擁有了無(wú)數(shù)難忘的回憶 以及在專(zhuān)業(yè)上巨大的 收獲。 AD_clk為 AD 芯片提供時(shí)鐘信號(hào)， OUTPUT[7..0]為濾波器的輸出接入 DA 芯片。甚至可以說(shuō)大大超出了本例中的要求，但更具上述 AD/DA 的價(jià)格與同類(lèi)器件以及性能更低的器件對(duì)比，上述AD/DA 價(jià)格最低，性能最好所以選擇上述器件。衰減以后，輸入范圍滿(mǎn)足 AD 芯片的輸入范圍（ 0~2V）。由于 AD/DA 功能模塊的制作在本例中并非是研究重點(diǎn)所以選擇直接使用市場(chǎng)上成熟的模塊。轉(zhuǎn)換完成后，在“ Messages”信息提示框中會(huì)顯示。 上圖和下圖相比較通帶幅值減少了兩倍，這一幅值損失無(wú)法在 DSPbuilder 模型 中彌補(bǔ)，所以會(huì)在 DA 輸出端增加一個(gè)放大器來(lái)解決。 16 圖 14 FIR 濾波器 DSPbuilder 模型 對(duì) Chirp Signal 進(jìn)行設(shè)置，如下圖： 圖 15 Chirp Signal 設(shè)置窗口 17 Initial frequency(起始頻率 )設(shè)置為 ， Target time（ 目標(biāo)時(shí)間 ）設(shè)置為 4000， Frequency at target time（目標(biāo)時(shí)間內(nèi)的頻率）設(shè)置為 1。即完成了如下公式 1111 )19()18()1()0()( ???? ????? zhzhzhzhzH ?? （ 43） 將所得到的濾波系數(shù)對(duì)稱(chēng)的填入 20 個(gè) 常數(shù)端口，自此 20 階 FIR 低通濾波器在DSPbuilder 上的模型搭建完畢 。 Delay 選擇延遲為 1， AltBus（ input）選擇 9 位輸入， AltBus9（ output）選擇 9 位輸出， AltBus10（ output）選擇 20 位輸出。輸出信號(hào) out1 設(shè)置為20 位有符號(hào)整型。 圖 11 在 Matlab中建立一個(gè)新的 MDL模型文件 眾所周知在 DSPbuilder中搭建的模型其實(shí)就是用延時(shí)器、加法器以及乘法器等Simulink中的器件將 20階 FIR低通濾波器的 系統(tǒng)函數(shù)表示出來(lái)，即將式（ 310）表示出來(lái)。 所以顯然濾波器的輸入端的位數(shù)不能使 8位，本例中輸入端設(shè)置為 9位的有符號(hào)整形并將最高位的符號(hào)位設(shè)置為 0，簡(jiǎn)單有效的解決了 AD和 FIR濾波器輸入比配的問(wèn)題。 圖 9 FIR濾波器的 系數(shù) 從 一個(gè) 20階的低通 FIR濾波器其系統(tǒng)函數(shù)可以表示為： 1111 )19()18()1()0()( ???? ????? zhzhzhzhzH ?? （ 41） 上面所求得的系數(shù)就是上式中的 )(nh ，但 顯然 Matlab 自動(dòng)生成的系數(shù)都是小數(shù)，無(wú)法直接使用。本例的設(shè)計(jì)要求為 20階的低通 FIR 濾波器，截止頻率： 4kHz；通帶最大衰減 1dB；阻帶最小衰減50dB； 50dB。由于本 系統(tǒng)的設(shè)計(jì)指標(biāo)為：設(shè)計(jì)一個(gè) 20階的低通 FIR 濾波器，截止頻率： 4Hz；通帶最大衰減 1dB；阻帶最小衰減 50dB； 7kHz處衰減為 50dB。 QuartusⅡ 中完成 AD/DA 驅(qū)動(dòng)模塊，完成 頂層文件編譯下載到 FPGA 中完成 FIR 濾波器的設(shè)計(jì)。 Matlab 中建立一個(gè) 新的 MDL 模型文件，使用 DSPbuilder 建立 20 階濾波器的模型，將量化取整后的濾波系數(shù)填入模型中完成濾波器并進(jìn)行仿真。 表 1 常用的窗函數(shù) 20 階 FIR 濾波器原理模型 對(duì) 本系統(tǒng)的設(shè)計(jì)指標(biāo)為：設(shè)計(jì)一個(gè) 20階的低通 FIR 濾波器，截止頻率： 4kHz；通帶最大衰減 1dB；阻帶最 小衰減 50dB； 50dB。 圖 1 直接型 FIR 數(shù)字濾波器 FIR 數(shù)字濾波器設(shè)計(jì)方法的基礎(chǔ)就是要求所設(shè)計(jì)的濾波器頻率響應(yīng)逼近性能指標(biāo)要求的頻率響應(yīng) ,FIR 數(shù)字濾波器設(shè)計(jì)方法之中 較 常用的設(shè)計(jì)方法是窗函數(shù)設(shè)計(jì)法。 FIR 數(shù)字濾波器有級(jí)聯(lián)型、直接型、快速卷積型和頻率抽樣型等四種基本結(jié)構(gòu)。 5 第三章 FIR 濾波器設(shè)計(jì)原理 FIR 濾波器的數(shù)學(xué)原理 假 設(shè) FIR 濾波器的單位沖激響應(yīng) )(nh 的長(zhǎng)度等于 N，則濾波器的系統(tǒng)函數(shù)為： ????? 10 )()(NnnznhnH （ 31） 只要濾波器的單位函數(shù)響應(yīng)的波形關(guān)于 21?N 呈偶對(duì)稱(chēng)，即 )1()( nNhnh ??? （ 32） 則此濾波器必定滿(mǎn)足線(xiàn)性相位條件。 DSP 器件， DSP 集成了許多專(zhuān)用函數(shù)，設(shè)計(jì)數(shù)字濾波器相對(duì)簡(jiǎn)單方便，其應(yīng)用也最為廣泛， DSP 器件性能也不斷提高，但在某些要求實(shí)時(shí)性、高速處理場(chǎng)合則受到很大限制 [5]。 FIR 數(shù)字濾波器可以分為 兩種實(shí)現(xiàn)方法 ,軟件和硬件的實(shí)現(xiàn)。有限長(zhǎng)單位沖激響應(yīng)濾波器是 數(shù)字信號(hào) 處理系統(tǒng)中最基本的元件 之一 ，它可以在保證任意幅頻特性的同時(shí) 又 具有 非常 嚴(yán)格的線(xiàn)性相頻特性， 并且 其單位抽樣響應(yīng)是有限長(zhǎng)的，因 此 FIR 濾波器是穩(wěn)定的系統(tǒng)。特點(diǎn)是隨著階數(shù)的增加，濾波器過(guò)渡帶越來(lái)越窄，也即矩形系數(shù)越來(lái)越小。隨著超大規(guī)模集成電路高速發(fā)展，數(shù)字技術(shù)和計(jì)算機(jī)數(shù)據(jù)處理容量和速度的不斷提高，數(shù)字濾波器的優(yōu)勢(shì)越 來(lái)越明顯，應(yīng)用范圍越來(lái)越廣泛