2verilog之一講資料-資料下載頁
2024-11-19 02:40本頁面
【正文】 y及基于 ARM／MIPS的Excalibur系列器件，并能校驗、測試和在配置前對空器件進行檢查。該編程器和編程硬件（ByteBlasterMV與MasterBlaster通信電纜）很容易地在幾分鐘內(nèi)就可以編程或配置一個工作芯片。配置模式包括被動串行配置和JTAG等模式。,四 器件編程下載,第四十四頁，共六十四頁。,quartusII新建工程,第四十五頁，共六十四頁。,建立QUARTUS Project,第四十六頁，共六十四頁。,Start“New Project Wizard…”,建立QUARTUS Project,第四十七頁，共六十四頁。,建立QUARTUS Project,第四十八頁，共六十四頁。,建立QUARTUS Project,第四十九頁，共六十四頁。,Select FPGA,建立QUARTUS Project,第五十頁，共六十四頁。,EPM7 128 S L C 84－10 EPM7：產(chǎn)品系列為EPM7000系列 128：有128個邏輯宏單元 S：電壓為5V，AE為3.3V，B為2.5V L：封裝為PLCC，Q代表PQFP等 C：商業(yè)級（Commercial）0～70度， I：工業(yè)級（Industry），－40～85度 M：軍品級（Military），－55～125度 84：管腳數(shù)目 10：速度級別,EPM7：產(chǎn)品系列為EPM7000系列,第五十一頁，共六十四頁。,Select EDA Tool,建立QUARTUS Project,第五十二頁，共六十四頁。,Confirm/Finish,建立QUARTUS Project,第五十三頁，共六十四頁。,建立Verilog HDL文件 1）點擊filenew,第五十四頁，共六十四頁。,2）出現(xiàn)右邊的對話框，點擊Verilog HDL File，然后點擊OK，出現(xiàn)工作區(qū)，在工作區(qū)中編寫Verilog HDL文件，保存，文件名為*.v，且主模塊的名字和文件名和工程名字必須一致,第五十五頁，共六十四頁。,3）編寫好文件，點擊ProcessingStar Compilation進行編譯。,第五十六頁，共六十四頁。,4）編譯通過了之后，點擊assignmentsassignment editor，進行管腳分配,第五十七頁，共六十四頁。,5）出現(xiàn)右邊的對話框，選擇Pin,第五十八頁，共六十四頁。,6）出現(xiàn)右邊的對話框，雙擊to那一欄，把文件中的接口分別填入，每一個格子只能填一個，然后雙擊location，選擇芯片上的管腳,第五十九頁，共六十四頁。,7）配好如右圖，保存，繼續(xù)編譯,第六十頁，共六十四頁。,下載文件 1）選擇toolsprogrammar,第六十一頁，共六十四頁。,2）出現(xiàn)下面的對話框，點擊Hardware Setup，選擇下載工具，然后添加下載的文件，點擊start，文件就下載到芯片中了,第六十二頁，共六十四頁。,例[1]: modulemuxtwo( out,a,b,sl)。 input a,b,sl。 output out。 reg out。 always @ (slor a or b) if (!sl) out=a。 else out=b。 endmodule,簡單的Verilog HDL 模塊 下面先介紹幾個簡單的Verilog HDL程序,然后從中分析VerilogHDL程序的特性。,這個例子描述了一個二選一多路選擇器。從例子中可以看出個Verilog HDL程序是嵌套在module和endmodule聲明語句里的。,第六十三頁，共六十四頁。,內(nèi)容總結(jié),Verilog HDL（1）。行為級：有關行為和技術(shù)指標模塊，容易理解。用HDL等硬件描述語言描述的功能塊，但是并不涉及用什么具體電路元件實現(xiàn)這些功能。該編程器和編程硬件（ByteBlasterMV與MasterBlaster通信電纜）很容易地在幾分鐘內(nèi)就可以編程或配置一個工作芯片。配置模式包括被動串行配置和JTAG等模式。128：有128個邏輯宏單元,第六十四頁，共六十四頁
語文相關推薦
鄂ICP備17016276號-1