12-13-2數(shù)字電子技術(shù)課程設(shè)計(jì)任務(wù)書-資料下載頁
2024-11-09 12:35本頁面
【正文】 九和十秒位上的二進(jìn)制五通過與門連接到分鐘的ENT/ENP使得分鐘正常計(jì)數(shù)開始，從而實(shí)現(xiàn)秒鐘計(jì)數(shù)六十次，分鐘計(jì)數(shù)一次。分鐘與時(shí)鐘的連接：原理與秒鐘和分鐘的連接類似，將秒鐘和分鐘上的二進(jìn)制位的59通過一個(gè)與門連接到時(shí)鐘的ENP/ENT，使得時(shí)鐘得以正常計(jì)數(shù)，從而實(shí)現(xiàn)分鐘計(jì)數(shù)60，時(shí)鐘計(jì)數(shù)一次。整體時(shí)鐘的置零：將各個(gè)位的CLR位引出來和六進(jìn)制的復(fù)位連線經(jīng)與門之后連接到單刀雙擲開關(guān)上，CLR是低電平有效，所以當(dāng)單刀雙擲開關(guān)接地時(shí)，整個(gè)時(shí)鐘電路時(shí)置零。整體時(shí)鐘電路置數(shù)：將每一片的74HC160的輸入端連接到一個(gè)開關(guān)，通過控制開關(guān)的連接控制輸入1或者0。將所有芯片的Load端引至一個(gè)單刀雙擲開關(guān)，低電平有效，從而實(shí)現(xiàn)同時(shí)置數(shù)。以上就是設(shè)計(jì)時(shí)鐘電路的簡要思路。圖15 蘇州科技大學(xué) 電子與信息工程學(xué)院 數(shù)字電子技術(shù)基礎(chǔ)課程設(shè)計(jì)報(bào)告電子1412姓名：孫瑋圖16圖1用兩片四位全加器74283和必要的邏輯門設(shè)計(jì)一個(gè)數(shù)制轉(zhuǎn)換電路，實(shí)現(xiàn)將輸入的兩位十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)，十進(jìn)制數(shù)的輸入采用8421BCD碼來表示，要求寫出必要的設(shè)計(jì)過程，并畫出對應(yīng)的邏輯圖，實(shí)現(xiàn)仿真。（15分）圖18 蘇州科技大學(xué) 電子與信息工程學(xué)院 數(shù)字電子技術(shù)基礎(chǔ)課程設(shè)計(jì)報(bào)告電子1412姓名：孫瑋如圖18所示為仿真的截圖。其左端輸入BCD碼10001001，右端LED顯示的是01011001，均分別為十進(jìn)制數(shù)89。設(shè)計(jì)思路：假設(shè)有一個(gè)兩位十進(jìn)制數(shù)X，其對應(yīng)的八位BCD碼為ABCDEFGH，即ABCD*(10000)BCD +EFGH=(X)10。上式=ABCD*（1000）B+ABCD*（10）B+EFGH，所以二進(jìn)制為ABCD000+ABCD0 +EFGH=ABCD000+ ABCD0+0EFG0+H。由上式可知，H可以直接輸出，其為二進(jìn)制的最低位。然后我們可以用第一片74283將ABCD與0EFG求和，將得到的結(jié)果設(shè)為KLMN，進(jìn)位為O。于是二進(jìn)制數(shù)可以表示為KLMN0+ O00000+ABCD000+H。由此可見，M與N分別為二進(jìn)制的倒數(shù)第三與第二位。而其前四位可由74283將ABCD與OKL相加得到，最終輸出七位二進(jìn)制數(shù)。、自主設(shè)計(jì)一個(gè)具有特定功能，且包含4個(gè)以上不同類型芯片的系統(tǒng)，要求寫出必要的設(shè)計(jì)過程，并畫出對應(yīng)的邏輯圖，實(shí)現(xiàn)仿真。（10分）本部分我自主設(shè)計(jì)了一個(gè)四位二進(jìn)制乘法器，其仿真截圖如下所示。圖中兩個(gè)輸入端分別輸入了1011與1101，其乘法運(yùn)算結(jié)果為10001111，與仿真結(jié)果相符。圖19 蘇州科技大學(xué) 電子與信息工程學(xué)院 數(shù)字電子技術(shù)基礎(chǔ)課程設(shè)計(jì)報(bào)告電子1412姓名：孫瑋設(shè)計(jì)思路：假設(shè)一個(gè)四位二進(jìn)制數(shù)為ABCD，另外一個(gè)為EFGH，則其相乘的運(yùn)算過程為：ABCD*EFGH=(A*E)(B*E)(C*E)(D*E)000+(A*F)(B*F)(C*F)(D*F)00+(A*G)(B*G)(C*G)(D*G)0+(A*H)(B*H)(C*H)(D*H)。因此我們可以將EFGH每一位提出來與ABCD每一位相乘，然后將其加起來求和。這里提出EFGH中每一位的過程可以通過移位寄存器實(shí)現(xiàn)。此外，因?yàn)?4HC283只能實(shí)現(xiàn)4位二進(jìn)制的全加過程，因此每次相加完都需要將和的最低位取出進(jìn)行保存。此處保存使用移位寄存器（因?yàn)榍懊嫖覀兪褂昧艘莆患拇嫫?，且其也移?dòng)四位，所以可以使用前面使用的移位寄存器來實(shí)現(xiàn)數(shù)據(jù)的保存）。另外，因?yàn)?4HC283不是時(shí)序邏輯電路，所以需要將它輸出的用于下一步求和的數(shù)據(jù)（此處的數(shù)據(jù)為求和結(jié)果的高三位與進(jìn)位）存于寄存器中。等待下個(gè)上升沿到來后，將數(shù)據(jù)傳輸?shù)?4HC283的B輸入口（B4輸入進(jìn)位，B3~B1輸入前一次求和結(jié)果的高三位）。由此，經(jīng)過四個(gè)周期之后，乘法運(yùn)算就全部計(jì)算完畢。但由于在運(yùn)行完四個(gè)周期后還會(huì)繼續(xù)運(yùn)行，導(dǎo)致數(shù)據(jù)無法保存，所以需要加一個(gè)計(jì)數(shù)器（這里采用74HC160）。當(dāng)計(jì)數(shù)計(jì)到0100的時(shí)候，通過邏輯電路將時(shí)鐘信號(hào)與計(jì)數(shù)器停止。下次運(yùn)行時(shí)只需摁下復(fù)位開關(guān)將寄存器與計(jì)數(shù)器復(fù)位即可進(jìn)行下次運(yùn)算。
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1