【導(dǎo)讀】Ultimately，thesequestions. thepast.WHATISADSP？article,DSPreferstotheVLSI(verylarge-scaleintegration)processorponent.Inotherwords,whatmakesaDSPa. DSP?

　　

【正文】 分。因此，有什么特殊要求的數(shù)字信號處理作出從另一個(gè)不同的 DSP 的可編程處理器？基本應(yīng)用 DSP 架構(gòu)的特點(diǎn)是駕駛的要求實(shí)時(shí)信號處理。實(shí)時(shí)是指信號代表身體或“真正的”事件。數(shù)字信號處理器的設(shè)計(jì)實(shí)時(shí)信號處理，因此必須能夠進(jìn)程樣本，他們的速度和產(chǎn)生到達(dá)。增加重大延誤，或延遲，到輸出可反感。而高利率常常實(shí)時(shí) DSP 的要求被“快” ，快速，實(shí)時(shí)是不同的概念。例如，模擬集成電路的設(shè)計(jì)必須是快速的越快越好，但并不適用，如果失敗模擬器完成慢一點(diǎn)。相反，實(shí)時(shí)應(yīng)用不必快速例如，一所醫(yī)院房間心臟監(jiān)視器不需要快 速（ 30 赫茲樣本率），但并不需要實(shí)時(shí) 。這將是災(zāi)難性的如果處理的抽樣調(diào)查了這么長時(shí)間，經(jīng)過幾時(shí)，監(jiān)測顯示是五分鐘前的舊數(shù)據(jù)。并非所有的數(shù)字信號處理應(yīng)用需要實(shí)時(shí)處理。許多應(yīng)用程序執(zhí)行離線。例如，編碼的高保真音頻掌握的 CD ROM 使用先進(jìn)的數(shù)字信號親處理算法，但沒有做的工作是在實(shí)時(shí)。 因此， DSP 是不需要，任何舊處理器速度不夠快的工程師回家吃晚飯將這樣做?？傊钪匾膮^(qū)別， DSP的技術(shù)特點(diǎn)是，它們的過程實(shí)時(shí)信號，該信號可以快或慢，但它們必須實(shí)時(shí)?？删幊獭Ｗ?DSP 的需要可編程？ 編號：這是完全可行的處理數(shù)字信 號不可編程架構(gòu)。在這篇文章中，然而，數(shù)字信號處理器指可編程 DSP ，更具體地說，對用戶可編程 DSP ，因?yàn)槲业钠娛牵@就是最有趣的建筑設(shè)計(jì)問題所在。通常， 最苛刻的應(yīng)用要求可編程架構(gòu)。例如，第一代可編程 DSP 可以執(zhí)行的單一渠道的32 Kbps 的編碼 / DLQ （自適應(yīng)差分脈沖編碼調(diào)制 /動(dòng)態(tài)鎖量化）編解碼器，而特別定制集成電路這不是程序 mable 但深感流水線可以運(yùn)行 8 個(gè)通道相同的技術(shù)。這樣做的理由是，編程是在費(fèi)用：每一個(gè)行動(dòng)，一個(gè)可編程的芯片沒有無論多么簡單的要求取回解碼，執(zhí)行。這是大量的硅芯片面積和 功耗專門討論，也就是說，轉(zhuǎn)移留下的兩個(gè)位。 Nonprogrammable 架構(gòu)成功 ceed 的轉(zhuǎn)變時(shí)，左對二位的功能是一個(gè)小積木，積木，允許其他經(jīng)營同時(shí)。這很容易想象許多積木。工作同時(shí)進(jìn)行，以實(shí)現(xiàn) 10 倍性能優(yōu)勢 nonprogrammable 邏輯。存在的問題專門的DSP 硬件是，你必須發(fā)展一個(gè)新的芯片為每個(gè)應(yīng)用程序。由于開發(fā)成本增加，盈虧平衡點(diǎn)是不斷變化的贊成采用可編程架構(gòu)。更多的權(quán)力。提高了時(shí)鐘速度允許更多的教學(xué)籌措期間被處決的固定時(shí)間間隔。 1980 年，在貝爾實(shí)驗(yàn)室的團(tuán)隊(duì)掙扎運(yùn)行的 DSP 1 在 5 MHz 的今 天在 130 納米技術(shù)，時(shí)鐘速度大于 500 兆赫，才能實(shí)現(xiàn)。如下： 1. 在一個(gè)固定的數(shù)據(jù)速率，更復(fù)雜的算法可以編程。 2. 在一個(gè)固定的數(shù)據(jù)速率，多渠道的同一算法算法可以編程。 3 . 在更高的數(shù)據(jù)速率，算法類似復(fù)雜可以編程。 一個(gè)例子，第一個(gè)案件是 的編碼（編碼激勵(lì)線性預(yù)測）語音編解碼器。它允許良好在低質(zhì)量的數(shù)據(jù)傳輸速率。該算法需要大約 30 倍計(jì)算每個(gè)樣品超過條 的 PCM 。實(shí)例數(shù) 2 VoIP （ IP 語音 ）應(yīng)用在四個(gè)渠道籌措支持為SOHO （小型辦公室 /家庭辦公室）的產(chǎn)品，多達(dá) 256 個(gè)或更多合作渠道， （辦事處）的產(chǎn)品。頻道登大學(xué)是關(guān)鍵指標(biāo) VoIP 處理。 一個(gè)例子第三起案件是 MPEG 2 視頻壓縮算法用于解碼 DVD 光盤上區(qū)分不一樣圖片決議。計(jì)算能力成正比視頻分辨率。拉伸的 MPEG 2 從 NTSC 系統(tǒng)（國家電視系統(tǒng)承諾， 開球）決議高清不僅需要 6 倍的處理能力，但在新的藍(lán)色激光的 DVD 技術(shù)的快速讀取數(shù)據(jù)的磁盤。 此外，推進(jìn)超大規(guī)模集成電路許可證的程序 mable 架構(gòu)以降低功耗和 /或費(fèi)用定額算法在一個(gè)固定的 數(shù)據(jù)速率。推進(jìn)技術(shù)共謀，在許多方面為推動(dòng)邊界贊成可編程 DSP 。應(yīng)用，需要高度特異性 cialized 設(shè)計(jì)方案，今天成為廉價(jià) DSP 的明天 。昂貴耗電 DSP 的今天已成為在糖豆明天。在過去 25 年里看到占支配地位的用戶可編程 DSP 作為占主導(dǎo)地位的建筑方式來執(zhí)行數(shù)字信號處理應(yīng)用。 DSP 的程序必須維持在實(shí)時(shí)處理率在所有情況下，并在事實(shí)上，程序員必須以某種方式知道，這已經(jīng)完成，使應(yīng)用不失敗領(lǐng)域。換言之， DSP 的程序必須分配實(shí)時(shí)。來源的不確定性，共同在臺式機(jī)處理器，可能是災(zāi)難性的 DSP 的編程。例如，頁錯(cuò)誤和緩存錯(cuò)過可以造 成數(shù)百周期錯(cuò)過的 CPU 的，因?yàn)樗情e置的，而行動(dòng)是滿意的。如果您必須采樣值每微秒，那么頁錯(cuò)誤或緩存小姐可能會導(dǎo)致窗口錯(cuò)過。因此， DSP 的需要或者固定存儲器或高速緩存，可鎖定程序后啟動(dòng)。其他不太重要的例子，不確定性包括分支預(yù)測和數(shù)據(jù)依賴終止功能，如“鴻溝” 。雖然漂亮的平均情況下， DSP 的程序也必須允許為最壞的情況分配實(shí)時(shí)不僅要得到實(shí)現(xiàn)，但傳統(tǒng)的盟友 DSP 的已直接實(shí)現(xiàn)。在新的數(shù)字信號處理器，實(shí)時(shí)分配確實(shí)知道，能夠在編譯的時(shí)候，但非常認(rèn)真分析和反復(fù)編程往往需要以實(shí)現(xiàn)理想的結(jié)果針對手機(jī)， TI 的 TMS320C54xx 是于 1994 年開始實(shí)施 。在某種意義上說，它的成果， TI 的 16 位 DSP 產(chǎn)品線，開始實(shí)行 TMS32021 于 1983 年，移動(dòng)通過39。 C1x ， 39。 C2x ， 39。 C2xx ，和 39。 C5x 后代的 39。 C54xx 。雖然嚴(yán)格的是不能維持，后續(xù)架構(gòu)已接近足夠德州儀器遷移日漸壯大的客戶群與每一個(gè)新產(chǎn)品，英特爾新一代多做了與 x86 的家庭。早些時(shí)候的 TI DSP 犧牲多少性能改善易用性。許多其他的缺點(diǎn)，如缺乏位累加器后衛(wèi)也糾正多年來。 16 位 DSP 耗盡形式的“積累”以外的乘法累加器算術(shù)運(yùn)算是在的 TI DSP產(chǎn)品線：由 90 年代中期，德州儀器的架構(gòu)已增加到 130 多個(gè)指示。新的專門指示的方法之一即興化性能年初 DSP 的方式使用，以滿足成本目標(biāo)。難以收拾的新指示到在 TMS320C54xx 的負(fù)擔(dān)指令集。時(shí)鐘速度可以增加，但隨著時(shí)間的推移不充分利用技術(shù)的進(jìn)步，如果的 CISC 指令法繼續(xù)增長。不知不覺中，這些DSP 架構(gòu)需要尋找一種方法，可使用的晶體管的后來代 IC 技術(shù)以提高性能。 更深的流水線使沒有多少好處，因?yàn)楦钊牍艿辣仨氂欣谒嘘P(guān)鍵路徑和 CISC的 instrucion 籌措有許多復(fù)雜的關(guān)鍵路徑。另一種戰(zhàn)略，基于 VLIW （超長指令字）平 行，提高性能的執(zhí)行多個(gè)指令的平行。相對無效的 VLIW 上的 CISC 指令集，因?yàn)樗请y以確定的指示，是通常執(zhí)行的并行。此外，還必須注意，編譯器有但收效甚微復(fù)雜的 16 位 DSP 指令集。 然而，隨著更高的時(shí)鐘速度和更大的地方回憶每 1980 年，撥號需要把所有的道路“的 DSP ” ，以滿足最低限度的業(yè)績目標(biāo)，今天的設(shè)計(jì)師可以選擇不同的點(diǎn)，以較少的頻譜性能。在今天的時(shí)鐘速度， RISC的 DSP 的性能將足以對許多應(yīng)用程序和其他好處的。來源和目的地從通用寄存器文件很容易被編碼在一個(gè) 32 位 RISC DSP 指令，使編譯器更加 成功。解耦數(shù)據(jù)負(fù)載執(zhí)行許可證提高了時(shí)鐘速度，因?yàn)閿?shù)據(jù)可以預(yù)裝到通用寄存器文件。對于每一個(gè)特殊的功能，認(rèn)真研究潛在的一些指示，儲存，關(guān)鍵路徑的影響，中斷開銷，當(dāng)然，法是必要的?？傊? 32 位 RISC DSP 指令集已經(jīng)進(jìn)入歷史性的數(shù)字信號處理器的 RISC技術(shù)學(xué)習(xí) RISC + DSPWe39。ve看到，需要良好的工具，并繼續(xù)擴(kuò)大性能的 DSP 建筑師不得不打破的復(fù)雜 16 位指令集的過去。 RISC 的數(shù)字信號處理器，但是，確實(shí)是取得成果的應(yīng)用結(jié)合起來“的RISC 任務(wù)”和“ DSP 的任 務(wù)。 ”應(yīng)用籌措這類型的增殖與 DSP 應(yīng)用的分組網(wǎng)絡(luò)。一個(gè)重要的例子是 3G 無線手機(jī)的不遠(yuǎn)的將來，視頻通信和語音識別。 DSP應(yīng)用往往可以現(xiàn)在下運(yùn)行主要實(shí)時(shí)操作系統(tǒng) TriCore的值得肯定的是，第一次的 RISC DSP 的。 “三” ，標(biāo)志著 microproces 體， DSP 和microcontrol 職能合并為一個(gè)共同的處理器。英特爾公司和 Analog Devices 公司最近合作建設(shè)英特爾生活津貼（微信號結(jié)構(gòu)） 。第一個(gè)產(chǎn)品的 ADSP 21535 （ Blackfin 處理器） ， 似乎是有針對性的舉行的 3G 手機(jī)。 StarCore 公司和飛利浦 Trimedia 另外兩個(gè)高性能的 RISC DSP 架構(gòu)，每個(gè) VLIW 指令實(shí)施 從 RISC 處理器方面，所有供應(yīng)商正在采取的數(shù)字信號處理要求到：手臂的“ E ”的擴(kuò)展，日立與的 SH DSP 的現(xiàn)在已進(jìn)入第三代， IBM的 PowerPC 與 MIPS 的圖書大腸桿菌最近宣布 CoreExtend 。約拿 Probell 表明， DSP 擴(kuò)展與 CoreExtend 可以實(shí)現(xiàn) 3 倍的加速音頻 納入FUTUREVLIW 架構(gòu)適用于 RISC 的 DSP 指令集提供了重要途徑提高性能，但硅成本的這些架構(gòu)不是陰性， ligible 。雖然 8 個(gè)職能部門在德州儀器TMS320C62xx 數(shù)據(jù)路徑的能力遠(yuǎn)遠(yuǎn)超出了 39。 C54xx ，當(dāng)適用于一個(gè)典型的例子，如直接形式飛行情報(bào)區(qū)，八問題 39。 C62xx 結(jié)構(gòu)采用 256 位指令來完成什么 39。 C54xx可以在 16位。額外的硅成本也延伸到數(shù)據(jù)路徑的內(nèi)容和 15端口的登記文件要求，以維持 8 個(gè)職能單位。因此， TI 的 VelociTI 產(chǎn)品定位為高性能的應(yīng)用，同時(shí)也沒有價(jià)格和功耗敏感型。另一個(gè)之交的技術(shù)曲柄之前將 需要的 VLIW 架構(gòu)排擠舊的 16 位 DSP 的完全。 編解碼器是一個(gè)例子，一個(gè)應(yīng)用程序需要的 VLIW DSP 的。軍裝已經(jīng)開發(fā)的 視頻解碼器軟件，用于 600 兆赫德州儀器TMS320DM642 。這個(gè)裝置使用了 39。 C64xx 核心以及專門的音頻和視頻接口。它能夠在 4800 MMAC 翻了一番（萬乘法累積每秒）在 8 位精度。在布法羅大學(xué)的視頻軟件支持在標(biāo)清解碼（標(biāo)準(zhǔn)清晰度電視）的決議。這是重要的酒石酸的 解碼器芯片，以支持大量的 MPEG 2 編碼的 DVD 光盤，以及其他編解碼器和未來的發(fā)展中 ITUT/ISO 標(biāo)準(zhǔn)本身。看來 TI 的埃里克 Braddom ，全球經(jīng)理 DSP的視頻圖像，說： “可編程性是必不可少的在這一階段， ”是可以理解的，從技術(shù)以及商業(yè) ，仍有空間建筑創(chuàng)新的框架內(nèi)的 VLIW 使用 RISC DSP指令集。 ，在 DVD市場的潛力是高清晰度（ 1080i的，支持 720p ）解碼。 )目前，高清分辨率的 是超出了 600 兆赫 39。 DM642的。德州儀器宣布，將適用于即將召開的 1 GHz 的 DSP 實(shí)現(xiàn)。其他高端的 VLIW DSP 的 如飛利浦 Trimedia 五個(gè)指令問題不是等待，預(yù)計(jì)將攻擊的 HD 問題很快。其他競爭因子會減少編程，訴諸專門的硬件 MPEG 2 和 見多遠(yuǎn)DSP 架構(gòu)是由“成熟席位”這是開眼界看附錄 C ，“統(tǒng)計(jì)調(diào)查體系“在亨尼西和帕特森 作者比較五年的 RISC 架構(gòu)。經(jīng)過十年的研究，使用編譯器的性能完善的基準(zhǔn)，我們發(fā)現(xiàn)，不論 RISCs 更比差異不一樣。 DSP 是很長的路要走“附錄 C 的地位， ”但是現(xiàn)在，隨著 DSP 應(yīng)用的主流，雙方的 RISC 廠商和 DSP廠商都融合在 RISC DSP 的，越來越多 的軟件開發(fā)成本，同時(shí)出現(xiàn)了良好的基準(zhǔn)，如 BDTI mark2021 由伯克利設(shè)計(jì)技術(shù)（ BDTI ）和基準(zhǔn)協(xié)會（嵌入式微處理器基準(zhǔn) Consor tium ），用以衡量設(shè)計(jì)的進(jìn)展，將推動(dòng) DSP 架構(gòu)變得更加相似，沒有什么不同的路徑的 RISC 之后一代人的時(shí)間之前。每當(dāng)一個(gè)可編程 DSP架構(gòu)能夠滿足應(yīng)用程序的成本和功耗目標(biāo)，這將是前解決?？墒悄阒赖膽?yīng)用程序無法適應(yīng)？在臺式機(jī)市場，應(yīng)用和系統(tǒng)軟件似乎滯后超大規(guī)模集成電路的能力 。在數(shù)字信號處理的要求“更快 /更便宜 /低功率”始終把 DSP 的超大規(guī)模集成電路。尼克 Tredennick 認(rèn)為， “領(lǐng)先的楔形 ...零成本，零功耗，以及零延遲部分嵌入式系統(tǒng)三月市場” ，將推動(dòng) DSP 到動(dòng)態(tài)邏輯。