【導(dǎo)讀】處理顯得越發(fā)重要，數(shù)據(jù)采集的速度和精度是數(shù)據(jù)采集系統(tǒng)發(fā)展的兩個(gè)主要方向。本課題的主要任務(wù)。本文介紹了數(shù)據(jù)采集系統(tǒng)的國(guó)內(nèi)外研究現(xiàn)狀和發(fā)展趨勢(shì)，對(duì)本系統(tǒng)。的主要芯片進(jìn)行了選型尤其是模數(shù)轉(zhuǎn)換芯片AD7663的接口電路。各個(gè)功能單元并對(duì)各個(gè)功能模塊進(jìn)行分析。并提供了原理圖和總體電路圖，并編。寫(xiě)了程序代碼，最后提出了關(guān)于高速高精度數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)的觀點(diǎn)。師的指導(dǎo)下進(jìn)行的研究工作及取得的成果。盡我所知，除文中特別加。究所取得的研究成果。除了文中特別加以標(biāo)注引用的內(nèi)容外，本論文。究做出重要貢獻(xiàn)的個(gè)人和集體，均已在文中以明確方式標(biāo)明。全意識(shí)到本聲明的法律后果由本人承擔(dān)。本學(xué)位論文作者完全了解學(xué)校有關(guān)保留、使用學(xué)位論文的規(guī)定，同意學(xué)校保留并向國(guó)家有關(guān)部門或機(jī)構(gòu)送交論文的復(fù)印件和電子版，允許論文被查閱和借閱。本人授權(quán)大學(xué)可以將本學(xué)位。印或掃描等復(fù)制手段保存和匯編本學(xué)位論文。

　　

【正文】 8 個(gè) BANK 進(jìn)行訪問(wèn)， AD7663 掛在 BANK3 上，因此將BANK3 的使能信號(hào) nGCS3 接到 AD7663 的片選引腳 /CS 上，復(fù)位信號(hào)nRESET 接到 AD7663 的 RESET，總線讀信號(hào) nOE 接 AD7663 的 /RD。此外， S3C44B0X 通過(guò)兩個(gè) I/O（ nCAS0 連至 /CNVST， GPG3 連 至 BUSY）來(lái)控制 AD7663 的 A/D 轉(zhuǎn)換過(guò)程。 傳感器輸入的信號(hào)通過(guò)多路開(kāi)關(guān)及信號(hào)調(diào)理模塊處理后得到比較符合 19 要求的模擬信號(hào)，進(jìn)一步通過(guò)信號(hào)驅(qū)動(dòng)放大電路 AD8021 的處理得到精度較高的、穩(wěn)定的模擬信號(hào)，通過(guò) 分辨率高，采樣速率高，功耗小 的模數(shù)轉(zhuǎn)換芯片 AD7663 的作用，輸出符合要求的數(shù)字信號(hào)，完成模數(shù)轉(zhuǎn)換，模數(shù)轉(zhuǎn)換接口電路如圖 36 所示。 模數(shù)轉(zhuǎn)換芯片 AD7663 介紹 模數(shù)轉(zhuǎn)換芯片 AD7663 的主要特點(diǎn)如下： (1) 16 位的采樣保持功能的模數(shù)轉(zhuǎn)換器； (2) 250kHz 的采樣速率，信噪比達(dá)到 90dB； (3) 多種信號(hào)輸入范圍： 0~、 0~5V、 0~10V、177。 、177。 5V、177。10V。 (4) 5V 的單模擬電源供電； (5) 提供串行接口、并行接口兩種輸 。 (6) 低功耗設(shè)計(jì)，典型功耗為 75mW。 AD7663 的轉(zhuǎn)換過(guò)程可分為三個(gè)階段：轉(zhuǎn)換準(zhǔn)備階段、模數(shù)轉(zhuǎn)換階段、轉(zhuǎn)換結(jié)果輸出階段，其轉(zhuǎn)換時(shí)序如圖 37 所示。 具體過(guò)程如下：首先將 CS 置低，然后在 CNVST 端輸入脈沖信號(hào)，AD7663 就在 CNVST 的每個(gè)脈沖信號(hào)的下降沿進(jìn)入啟動(dòng)一次轉(zhuǎn)換；在轉(zhuǎn)換過(guò)程中， BUSY 端為高電平出接口；在一次轉(zhuǎn)換完 成， BUSY 端電平由高到低以指示本次轉(zhuǎn)換完成，并將數(shù)據(jù)輸出在數(shù)據(jù)總線上。此時(shí)，只需將 RD置低，系統(tǒng)控制器就可以將數(shù)據(jù)總線上的數(shù)據(jù)取走，從而最終完成一次模數(shù)轉(zhuǎn)換。 AD7663 的輸入信號(hào) VIN 范圍已經(jīng)配置成177。 5V，其數(shù)據(jù)端口采用高速并行接口 D0D15。包括了一個(gè)基準(zhǔn)電壓、一個(gè)電壓跟隨器及供電電路等。圖中各部分說(shuō)明如下：為 AD7663 提供 的模擬電壓基準(zhǔn)，并利用AD8301 對(duì)基準(zhǔn)電壓進(jìn)行跟隨處理，減少電壓波動(dòng)對(duì)采樣信號(hào)的影響。電壓跟隨器 AD8301 對(duì)輸入的信號(hào)進(jìn)行緩沖、隔離，并提供信號(hào)的負(fù)載能力。 輸入 信號(hào)范圍選擇：通過(guò)選擇對(duì) INA、 INB、 INC 和 IND 的連接方式就可以很方便地選擇信號(hào)輸入的范圍，系統(tǒng)選擇了177。 的信號(hào)輸入。輸出接口方式： AD7663 提供了串行口輸出和并行口輸出兩種接口方式。為 20 了與數(shù)據(jù)緩沖部分相適應(yīng)和提高系統(tǒng)對(duì)數(shù)據(jù)的處理速度，在設(shè)計(jì)時(shí)選擇了并行輸出方式。供電電路： AD7663 是 5V 的單電源供電；另外，為兼容不同器件的電平標(biāo)準(zhǔn)，系統(tǒng)還提供了 +5V 或 + 的數(shù)字電源 [10]。 圖 37 AD7663 轉(zhuǎn)換時(shí)序圖 存儲(chǔ)模塊設(shè)計(jì) 存儲(chǔ) 模塊電路設(shè)計(jì) 傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)由于數(shù)據(jù)傳輸速率比較低，數(shù)據(jù)量比較小，一般可以完成實(shí)時(shí)分析和處理，所以存儲(chǔ)問(wèn)題并不突出，但高速高精度數(shù)據(jù)采集系統(tǒng)的數(shù)據(jù)傳輸速率很高并且數(shù)量很大，采集速度到達(dá)一定的限度就無(wú)法進(jìn)行實(shí)時(shí)分析和處理，這是需要選擇適當(dāng)?shù)拇鎯?chǔ)方式就行存儲(chǔ)。 高速高精度數(shù)據(jù)采集系統(tǒng)的存儲(chǔ)要解決兩方面的問(wèn)題，一是存儲(chǔ)器的低存儲(chǔ)速度與 A/D 轉(zhuǎn)換器數(shù)據(jù)端口的高輸出速率的匹配問(wèn)題。二是存儲(chǔ)器的容量要大，其原因是高速數(shù)據(jù)采集會(huì)在很短時(shí)間內(nèi)產(chǎn)生巨大的數(shù)據(jù)流，存儲(chǔ)系統(tǒng)的容量應(yīng)滿足設(shè)計(jì)要求。解決 A/D 轉(zhuǎn)換器與存儲(chǔ)器之間的 速度匹配問(wèn)題有兩個(gè)：一是對(duì)高速 A/D 的數(shù)據(jù)進(jìn)行鎖存，二是對(duì)數(shù)據(jù)進(jìn)行高速存儲(chǔ)。本設(shè)計(jì)采用的是對(duì)高速的數(shù)據(jù)進(jìn)行鎖存。選擇的芯片是 SST39VF160 Flash Rom。 SST39VF160 是 2MB 的 Flash 芯片，芯片供電電壓為 ~，符合JEDEC 標(biāo)準(zhǔn)輸出引腳，可擦寫(xiě) 100000 個(gè)周期，數(shù)據(jù)保存能力達(dá) 100 年。 21 擦除時(shí)間分別為：扇區(qū)擦除時(shí)間與塊擦除時(shí)間都是 18ms，片擦除時(shí)間70ms。利用翻轉(zhuǎn)或數(shù)據(jù)采集來(lái)確定編程是否完成。芯片內(nèi)部結(jié)構(gòu)與電路圖如 38 圖所示。 控 制 邏 輯地 址 緩 沖 器 與 鎖 存 器X 解 碼 器I / O 緩 沖 和 數(shù) 據(jù) 鎖 存Y 型 解 碼 器F l a s h 存 儲(chǔ) 體D Q 1 5 D Q 0內(nèi) 存 地 址C E O E W E R E S E T 圖 38 SST39VF1630 芯片內(nèi)部結(jié)構(gòu)圖 通過(guò)利用微處理器對(duì) SST39VF160 進(jìn)行寫(xiě)命令字節(jié)的形式來(lái)進(jìn)行數(shù)據(jù)的讀寫(xiě)操作。保持 CE信號(hào)低的同時(shí)拉低 WE信號(hào)寫(xiě)入命令字節(jié)，在 WE或 CE信號(hào)的下降沿（有出現(xiàn)最晚的來(lái)確定）鎖存地址總線，而數(shù)據(jù)總線在 WE或 CE（有出現(xiàn)最早的來(lái)確定）信號(hào)上升沿被鎖存。 本設(shè)計(jì)是以 SST39VF160 為設(shè)計(jì)芯片，詳細(xì)的介紹在 S3C44B0X 上進(jìn)行 Flash ROM 接口設(shè)計(jì)。 Flash ROM 接口設(shè)計(jì)首先應(yīng)該確定硬件電路連接，然后設(shè)置 好 S3C44B0X 存儲(chǔ)器，再按照命令字讀、擦除、寫(xiě)操作 Flash。本節(jié)編寫(xiě)了 SectorErase()扇區(qū)， BlockErase ()塊和 ChipErase()芯片擦除函數(shù)，以及一個(gè)測(cè)試主函數(shù)來(lái)驗(yàn)證讀寫(xiě)擦除操作是否正確。 Flash 存儲(chǔ)器在系統(tǒng)中通常用于存放程序代碼，系統(tǒng)上電或復(fù)位后從此獲取指令并開(kāi)始執(zhí)行。因此，應(yīng)將存有程序代碼的 F lash 存儲(chǔ)器配置到ROM/SRAM 的 Bank0 位置，即將 S3C44B0X 的 nGCS0 的引腳接至SST39VF160 的 n CE 引腳； SST39VF160 的 nOE 引腳接 S3C44B0X 的 nOE引腳； nWE 引腳接 S3C44B0X 的 nWE；由于 SST39VF160 的數(shù)據(jù)寬度是 22 16 位。所以將 S3C44B0X 的引腳 OM1 接地， OM0 通過(guò)一上拉電阻接 +，使其工作在 16 位模式；將 SST39VF160 的地址總線 A19~A0 與 S3C44B0X的地址總線 ADDR1~ADDR20 相連，地址線偏移了一位，這是因?yàn)镾3C44B0X 是按字節(jié)編址的，而 SST39VF160 的數(shù)據(jù)是以每一個(gè) 16 位作為一個(gè)數(shù)據(jù)單元； 16 位數(shù)據(jù)總線 DQ15~DQ0 與 S3C44B0X 的低 16 位數(shù)據(jù)總線 DATA31~DATA16 相 連。 Flash 的地址空間為 0x00000000~0x000FFFFF。與 S3C44B0X 芯片連接電路如圖 39。 A 1 51A 1 42A 1 33A 1 24A 1 15A 1 06A97A88A 1 99NC10W E 11R S T 12NC13W P 14NC15A 1 816A 1 717A718A619A520A421D Q 1 545D Q 744D Q 1 443D Q 642D Q 1 341D Q 1 136D Q 335D Q 1 034D Q 233D Q 932D Q 131D Q 830D Q 029O E 28V s s27C E 26A025D Q 540D Q 1 239D Q 438V D D37A322A223A124Vss46NC47A1648S S T 3 9 V F 1 6 0U4S S T 3 9 V F 1 6 0 1n R E S E Tn W En O En G C S 0V D DD A T A 1 6D A T A 1 7D A T A 1 8D A T A 1 9D A T A 2 0D A T A 2 1D A T A 2 2D A T A 2 3D A T A 2 4D A T A 2 5D A T A 2 6D A T A 2 7D A T A 2 8D A T A 2 9D A T A 3 0D A T A 3 1A D D R 1ADDR2ADDR3ADDR4A D D R 5A D D R 6A D D R 7A D D R 8A D D R 9A D D R 1 0A D D R 1 1A D D R 1 2A D D R 1 3A D D R 1 4A D D R 1 5A D D R 1 6ADDR17A D D R 1 8A D D R 1 9A D D R 2 0 圖 39 Flash ROM 連接電路圖 其引腳功能描述為： SCLK：系統(tǒng)時(shí)鐘； nSCS： 片選； SCKE： 時(shí)鐘使能； A0～ A11： 行 /列地址復(fù)用線 ； BA0～ BA1： BANK 選通地址 ； 23 SRAS： 行地址使能。 硬件和存儲(chǔ)器設(shè)置 由于 ARM 是 32 位處理器，以字節(jié)為單位編制，數(shù)據(jù)處理可以以 32位進(jìn)行，存儲(chǔ)方式有大小端之分。在這里，將 ARM 芯片上的 EDIAN 端接地，選 取小段存儲(chǔ)方式。 SST39VF160 是 16 位數(shù)據(jù)寬度的，因此還必須設(shè)置 ARM 數(shù)據(jù)總線寬度，即設(shè)置 OM[1:0]為 01，將 Bank0 數(shù)據(jù)總線寬度設(shè)置成 16 位。 BANKCON0 寄存器設(shè)置中包含了 Tacs、 Tcos、 Tacc、 Toch、 Tcah、 Tpac和 PMC7 個(gè)參數(shù)。對(duì)它們的設(shè)置分別為（此程序段在 BootLoader 的配置程序中）。 Bank 0 Parameters B0_Tacs EQU 0x0 。 0 個(gè)時(shí)鐘周期 B0_Tcos EQU 0x0 。 0 個(gè)時(shí)鐘周期 B0_Tacc EQU 0x6 。 6 個(gè)時(shí)鐘周期 B0_Toch EQU 0x0 。 0 個(gè)時(shí)鐘周期 B0_Tcah EQU 0x0 。 0 個(gè)時(shí)鐘周期 B0_Tacp EQU 0x0 。 0 個(gè)時(shí)鐘周期 B0_PMC EQU 0x0 。正常（ 1data） 除了 Tacc 之外，其他值均設(shè)為零， Tacc 的值要大于芯片的讀周期時(shí)間，由于 S3C44B0X 處理器的時(shí)鐘頻率為 64MHz，周期大約為 15ns，SST39VF160 讀寫(xiě)時(shí)間周期為 70ns，所以， Tacc 在這里設(shè)置為 6 個(gè)時(shí)鐘周期，即 0x6[11]。 鍵盤模塊設(shè)計(jì) 鍵盤的結(jié)構(gòu)一般分為兩種形式：線性鍵盤和矩陣鍵盤。本設(shè)計(jì)采用的是 44 矩陣鍵盤。矩陣鍵盤的案件按 N 行 M 列排隊(duì)每個(gè)鍵盤占據(jù)行列的一個(gè)交點(diǎn)，需要的 I/O 口數(shù)目是 N+M，容許的最大按鍵數(shù)為 NM。 鍵盤掃描過(guò)程就是有規(guī)律的時(shí)間間隔查看鍵盤矩陣，以確定是否有鍵 24 被按下。一旦處理器判定有一個(gè)鍵被按下，鍵盤掃描程序就會(huì)濾掉抖動(dòng)，然后再判定是哪個(gè)鍵被按下。每個(gè)鍵被分配一個(gè)稱為掃描碼的唯一標(biāo)示符，應(yīng)用程序利用該掃描碼來(lái)判斷應(yīng)按下了什 么鍵。 鍵盤線路模塊設(shè)計(jì) G P E 4G P E 5G P E 6G P E 7GPF5GPF6GPF7GPF81K+5 310 鍵盤連接電路圖 本設(shè)計(jì)采用 S3C44B0X 通用 I/O 引腳的 GPE4~GPE7 為行線輸入端，GPF5~GPF8 為列線輸出端，與 44 的鍵盤相連。通過(guò)軟件延遲的方式來(lái)消除按鍵抖動(dòng)，并通過(guò)循環(huán)掃描的方式得到具體的按鍵值。 由于通用的 I/O 口有限，而又需要大量的按鍵輸入，這就要求一種合理的按鍵結(jié)構(gòu)，即用盡量少的 I/O 口實(shí)現(xiàn)盡可能多的鍵盤輸入。本設(shè)計(jì)的電路連接方式如圖 310 示，以 8 個(gè) I/O 口實(shí)現(xiàn) 16 鍵鍵盤。 GPE4~GPF7 為行線輸入端， GPF5~GPF8 為列線輸出端，如圖 310[12]。 寄存器的設(shè)置 使用到的 I/O 口的各個(gè)特殊寄存器的地址定義如下： 通用 I/O 特殊寄存器： define rPCONE (*(volatile unsigned *)0x1d20xx8) define rPDATE (*(volatile unsigned *)0x1d20xxc) define rPUPE (*(volatile unsigned *)0x1d20xx0) 25 define rPCONF (*(volatile unsigned *)0x1d20xx4) define rPDATF (*(vo