【導(dǎo)讀】盡本人所知，除了畢業(yè)設(shè)計（論文）中特別加以標(biāo)注引。表或撰寫的成果作品。理平臺硬件設(shè)計。首先介紹了課題的背景、目的和意義，簡要講述了DM642內(nèi)核結(jié)構(gòu)和豐富。能模塊的電路設(shè)計，最后給出了整個系統(tǒng)設(shè)計的PCB板圖。碼芯片TVP5150PBS），主控芯片及外圍電路模塊，存儲單元模塊(包括FLASH，SDRAM)以及CPLD模塊，圖像編碼模塊。

　　

【正文】 77DQ1179DQ1280DQ1483DQ1585DQ1631DQ1733DQ1834DQ1936DQ2037DQ2139DQ2240DQ2342DQ2445DQ2547DQ2648DQ2750DQ2851DQ2953DQ3054DQ3156A025A126A227A360A461A562A663A764A865A966A1024A1121BA022BA123DQM016DQM171DQM228DQM359CS20CAS18RAS19WE17CLK68CKE67DQ976DQ1382U7AHY57V28322DTTED0TED1TED2TED3TED4TED5TED6TED7TED8TED9TED10TED11TED12TED13TED14TED15TED16TED17TED18TED19TED20TED21TED22TED23TED24TED25TED26TED27TED28TED29TED30TED31TEA3TEA4TEA5TEA6TEA7TEA8TEA9TEA10TEA11TEA12TEA13TEA14TEA15TEA16TBE0TBE1TBE2TBE3TCE0TCAS/RETRAS/OETWETF133MTCKE 圖 HY57V283220T 擴(kuò)展 電路 在 圖 中，使用 CE0 引腳作為 SDRAM 芯片的片選信號，即把 兩片 HY57V283220T芯片擴(kuò)展在 CE0 空間，外部存儲區(qū)的地址范圍為 0x8000 0000～ 0x8FFF FFFF。 DM642 的AECLKOUT1 的引腳 輸出時鐘作為 SARAM 芯片的工作同步時鐘， AECLKOUT1 引腳的輸出時鐘來源于 AECLKIN 引腳的輸入時鐘，兩者的頻率和波形完全相同。 DM642 的 ASDCKE引腳與 SDRAM 芯片的 CKE 引腳相連， ASDCKE 引腳上的信號作為 SDRAM 芯片的同步時鐘使能信號。 DM642 的 ? ?ABE 7:0 引腳分別于兩片 SDRAM 芯片的 DQM[3： 0]引腳連接，用于低位字節(jié)的讀寫操作。 在圖 的電路中， DM642 的數(shù)據(jù)總線引腳，地址總線引腳和 EMIFA功能控制引腳均通過小電阻與 SDRAM 芯片的相應(yīng)引腳連接，這種連接具有兩方面的優(yōu)點(diǎn)：一 是 通過小電阻調(diào)節(jié)電路的阻抗匹配，由于信號線阻抗很小，串上一個小電阻后，可以改善匹配 ，避免信號振蕩； 二是減少 信號邊沿雜波， 過濾高頻信號噪聲，避免過沖等，串聯(lián)電阻與信號線的分布電容以及負(fù)載的輸入電容等形成 RC 電路，降低了信號邊沿處得瞬時變化。 FLASH 存儲器的擴(kuò)展 TMS320DM642 片內(nèi)不帶 FLASH 或者 EEPROM，系統(tǒng)掉電后 DM642 存儲器中的數(shù)據(jù)和程序?qū)⑷縼G失，所以 DM642 外部通常要擴(kuò)展 FLASH 存儲器，用于存儲程序和重要的數(shù) 畢業(yè)設(shè)計（論文）報告紙 21 據(jù)。 FLASH存儲器也是通過 DM642的 EMIFA接口加以擴(kuò)展，由 DSP或 CPLD器件產(chǎn)生 FLASH的控制邏輯 。 DM642 的圖像處理平臺設(shè)計中用的 FLASH 芯片是 AM29LV033C。 AM29LV033C 是 AMD 公司提供的一種 FLASH 存儲器芯片，容量 4M8 位，單電源供電，電源電壓范圍為 ～ ，該芯片可以與 DM642 直接連接。 AM29LV033C 芯片內(nèi)部的存儲空間是分頁的，劃分為 64 個扇區(qū)，每個扇區(qū)的大小為 64KB，通過片上的地址線使能不同扇區(qū)。該款 FLASH 芯片的數(shù)據(jù)存取速度可以達(dá)到 70ns， 也是 一種低功耗芯片，在 1MHz、5Hz 和睡眠模式下的電流功耗分別為 2mA、 10mA 和 200mA。 AM29LV033C 的芯片的數(shù)據(jù)壽命大約為 20 年，具有很好的穩(wěn)定性 和可靠性。 AM29LV033C 芯片的地址線有 22 條 A[21:0],但 DM642 的地址只有 19 條 AEA[22:3],兩個芯片之間的地址線數(shù)量不匹配，所以 DM642 不能遍歷 FLASH 芯片的所有單元。為了解決這一問題，在 DM642 電路系統(tǒng)中采用了 CPLD 器件，把 FLASH 芯片的地址線引腳 A[21:19]與 CPLD 器件的輸入 /輸出引腳相連，通過 A[21:9]把 FLASH 存儲區(qū)的 64 個扇區(qū)劃分為若干個頁，每頁包括多個扇區(qū)。在 CPLD 內(nèi)部擴(kuò)展控制 A[21:19]引腳信號的寄存器， DM642 通過操作寄存器端口實(shí)現(xiàn)遍歷 FLASH 芯片所有地址單元任務(wù)， FLASH 存儲器芯片與 DM64CPLD 器件的連接電路圖如 所示 。 C164C165 A021A120A219A318A417A516A615A714A88A97A1036A116A125A134A143A152A161A1740A1813A1937A2038A2129D025D126D227D328D432D533D634D735CE22OE24WE9RESET10ACC11RDY/BZ12VCC130VCC231VSS123VSS239U9AM29LV033CTEA3TEA4TEA5TEA6TEA7TEA8TEA9TEA10TEA11TEA12TEA13TEA14TEA15TEA16TEA17TEA18TEA19TEA20TEA21TED0TED1TED2TED3TED4TED5TED6TED7FLASH_CSPA19PA20PA21FLASH_RESETACCTCAS/RETWE 圖 AM29LV033C 芯片的連接 電路圖 畢業(yè)設(shè)計（論文）報告紙 22 CPLD 器件選用的是 EPM240 芯片，在 CPLD 內(nèi)部設(shè)計 FLASH 翻頁用的各個種寄存器，PA1 PA20 和 PA213 個引腳用于管理 FLASH 存儲器的頁和扇區(qū)。 AM29LV033C 芯片的片選信號 CE 和復(fù)位信號有 CPLD 器件產(chǎn)生，數(shù)據(jù)輸出使能信號 OE 、寫使能控制信號 WE 分別于 DM642 的 TCAS \ RE 引腳 、 TWE 引 腳直接相連。 FLASH 數(shù)據(jù)讀寫端口映射在 DM642 的CE1 空間，可以作為程序存儲器，也可以作為 FLASH 數(shù)據(jù)存儲器。 FLASHCS 引腳信號是AM29LV033C 的 片選信號，在 CPLD 器件中， FLASHCS 信號由 DM642 的地址線引腳信號TEA22 和 TEC1 空間片選信號取 “或 ”而得如圖 所示， TEA22 低電平的時選中 AM29L033C芯片，要求 TEA22 引腳必須加 上拉 電阻。 DM642 通過 EMIFA 接口向 FLASH 頁選擇控制寄存器寫入頁選擇關(guān)鍵字，該關(guān)鍵字可以轉(zhuǎn)換為 PA2 PA20 和 PA19 引腳控制信號， PA[21:19]3路信號把 FLASH存儲器劃分為 8 個頁，每頁存儲器包含有 8 個扇區(qū)，每個扇區(qū)的大小為 64KB。 圖 AM29LV033C 芯片的片選信 號 視頻模塊設(shè)計 TM320DM642 的視頻口介紹 TM320DM642 處理器集成了 3 個功能豐富的視頻口 VP0～ VP1（ Video port， VP），每個視頻接口包括 20 路的數(shù)據(jù)信號 VPxD[19:0]， 2 路時鐘信號 VPxCLK[1:0],3 路控制信號VPxCTL[2:0]。時鐘信號 VPxCLK[1:0]作為視頻口和外部編碼、解碼電路的同步信號，控制信號 VPxCTL[2:0]用于視頻同步（如行同步、幀同步、場同步）和視頻口使能控制。每個視頻口劃分為 A、 B 兩個通道，每個通道既可以配置為視頻 的輸入也可以配置為視頻的輸出，不過 A、 B 兩個通道在使用過程 必須設(shè)置為相同類型的輸入或輸出，不能 某個通道 配置 為視頻的輸入、另一個配置為視頻的輸出。 VP0 口、 VP1 口的 A 通道引腳分別于 McBPS0、 McBPS1接口引腳復(fù)用， B 通道引腳與音頻口 McASP 的引腳復(fù)用， VP2 口的引腳單獨(dú)使用。 TMS320DM642 片上提供了很多個與視頻接口參數(shù)設(shè)置相關(guān)的寄存器 ，通過設(shè)置這些寄存器把視頻口配置為視頻輸入口或視頻輸 出口，視頻輸入口用于捕獲外部輸入數(shù)據(jù)、視頻輸出口用于顯示圖像。 視頻口相關(guān)的寄存器分為控制用寄存器、視頻捕獲 寄存器、視頻捕獲 FIFO 畢業(yè)設(shè)計（論文）報告紙 23 寄存器、視頻顯示寄存器、視頻顯示 FIFO 寄存器等。 視頻輸入口支持 ITUR 視頻數(shù)據(jù)流、 Y/C 視頻數(shù)據(jù)流、原始（ Raw）視頻數(shù)據(jù)流等格式，同時也只支持 STI 數(shù)據(jù)流格式。根據(jù)相關(guān)寄存器的設(shè)置，視頻采樣精度分別為 8 位數(shù)據(jù)位、 10 位數(shù)據(jù)位和 20 位數(shù)據(jù)位三種。 ITUR 視頻數(shù)據(jù)流包括圖像亮度 Y 和色度Cb、 Cr 信息， Y、 Cb、 Cr3 個分量在 ITURBT。 656 視頻數(shù)據(jù)流中的比例為 4:2:2,數(shù)據(jù)位分為8 位和 10 位 兩 種。 在 DM642 的硬件平臺設(shè)計中將 TMS320DM642 的視頻接口 VP1 的 A 通道與的視頻解碼芯片 TVP5150PBS 相連作為第一通路視頻輸入口，視頻接口 VP2 的 A 通道與視頻解碼TVP5150PBS 相連作為第二通路視頻的輸入口。視頻接口 VP0 的 A 通道與視頻編碼芯片SAA7121H 相連作為一路視頻的輸出口。 視頻解碼電路 設(shè)計 采用 NTSC 制式（簡稱 N 制式）或 PAL 制式（簡稱 P 制式）的模式攝像頭提供視頻圖像，N 制式采用的標(biāo)準(zhǔn) 30 幀 /秒 的 視頻流，圖像分辨率為 720 像素 480 像素， P 制式采用標(biāo)準(zhǔn)是25 幀 /秒的頻流，圖像分辨率為 720 像素 576 像素， 每幅圖像分為奇偶兩場。 DM642 圖像處理平臺選用 TVP5150PBS 芯片設(shè)計編碼電路， TVP5150PBS 是 TI 公司專門開發(fā)的一款可以方便攜帶的低功耗視頻解碼芯片，可以廣泛用于視頻系統(tǒng)的設(shè)計 芯片 。 可以接受 N 制式和 P 制式視頻數(shù)據(jù)流，把輸入視頻流轉(zhuǎn)換為 8 位 ITUR 格式的視頻數(shù)據(jù) ， 不僅如此，TVP5150PBS 是一種低功耗芯片，正常工作是的功耗為 113mW，在節(jié)電模式下的功耗為 1mW，該芯片內(nèi)核電壓 ,輸入 /輸出電源 。 TVP5150PBS 的初始化配置是通過標(biāo)準(zhǔn)的 IIC 總線來完成 的 。 TVP5150PBS 的 IIC 標(biāo)準(zhǔn)總線是串行數(shù)據(jù)輸入 /輸出線（ SDA）和時鐘輸入 /輸出線（ SCL）組成的。 TVP5150 只作為從設(shè)備，不能作為主設(shè)備。 TVP5150APBS 的 IIC 地址可以通過控制 12CSEL 引腳的高低電平來設(shè)置。當(dāng)該引腳是低電平時， IIC 地址是 0xB8h，當(dāng)該引腳是高電平時， IIC 地址則為 0xBA。TVP5150PBS 與 TMS320DM642 連接的 電路如 圖 所示 。 畢業(yè)設(shè)計（論文）報告紙 24 AVDD132AVDD24AIP1A1AIP1B2REFP29REFM30XTAL15XTAL26AGND131AGND23NSUB7DVDD20DVDDIO10YOUT018YOUT117YOUT216YOUT315YOUT414YOUT513YOUT612YOUT7/IIC11HSYNC25VSYNC24FID23SCLK9AVID26INTREQ27RESETB8PDN28SCL21SDA22DGND19U11TVP5150PBS VP2_D0VP2_D1VP2_D2VP2_D3VP2_D4VP2_D5VP2_D6VP2_D71uFC2061uFC2071uFC20818R4156R4327uHL64K7R464K7R47180pFC205180pFC2