【導(dǎo)讀】伴隨著如今科學(xué)技術(shù)的成熟，人類正加速進(jìn)入電子化和信息化的社會(huì)。TLV320AIC23為音頻解碼芯片的音頻采集、處理與回放系統(tǒng)。公司生產(chǎn)的一款定點(diǎn)數(shù)字信號(hào)處理器，它具有價(jià)格便宜，運(yùn)算速度快，功耗低等特點(diǎn)。入的模擬語(yǔ)音信號(hào)經(jīng)過(guò)解碼為數(shù)字碼流，。DSP將讀取到的語(yǔ)音數(shù)據(jù)經(jīng)過(guò)處理后發(fā)送回。工作，這樣使程序的可讀性和可移植性大大增強(qiáng).本系統(tǒng)與同類系統(tǒng)相比，具有體積小，4TMS320VC5509A與TLV320AIC23硬件連接......

　　

【正文】 / R A S/ C SB A 0B A 1A 1 0A 0A 1A 2A 3V D DV S SD Q 1 5V S S QD Q 1 4D Q 1 3V D D QD Q 1 2D Q 1 1V S S QD Q 1 0D Q 9V D D QD Q 8V S SN CU D Q MC L KC K EN CA 1 1A 9A 8A 7A 6A 5A 4V S S圖 210 HY57VV641620 與 5509A 的鏈接方式圖 要利用 EMIF 來(lái)使用 SDRAM 還需通過(guò)命令來(lái)控制 。如表 23 所示： 表 23 C55xEMIF 接 SDRAM 命令口 命令 說(shuō)明 DCAB 關(guān)閉所有邊界 ACTV 打開(kāi)所選擇邊界和所選擇行 READ 輸入起始列地址開(kāi)始讀操作 WRT 輸入起始列地址開(kāi)始寫操作 MRS 配置 SDRAM 模式寄存器 REFR 內(nèi)部地址自動(dòng)循環(huán) NOP 不進(jìn)行操作 安徽理工大學(xué)畢業(yè)設(shè)計(jì)（論 文） 21 3 音頻編解碼芯片 TLV320AIC23 的簡(jiǎn)介 TLV320AIC23 是 TI 公司生產(chǎn)的具有高度完整模擬功能的高性能立體聲音頻編解碼芯片，數(shù) /模轉(zhuǎn)換和模 /數(shù)轉(zhuǎn)換采用采樣數(shù)字插值濾波器，轉(zhuǎn)換數(shù)據(jù)長(zhǎng)度可以是 1 24 和 32 位，采樣速率 8 kHz～ 96 kHz。 TLV320AIC23 是便攜數(shù)字音頻播放和錄音設(shè)備的理想模擬輸入 /輸出芯片，其主要的特點(diǎn)有： 90 dB 信噪比 A/D 轉(zhuǎn)換器 (采樣頻率 48 kHz)； 100 dB 信噪比 D/A 轉(zhuǎn)換器 (采樣頻率 48 kHz)； ～ V 數(shù)字內(nèi)核供電，和 TI 公司 DSP 內(nèi)核供電電壓 兼容； ～ V 緩沖和模擬供電； 8～ 96 kHz 采樣速率； 能直接和 TI 的 McBSP 相連； I2C 兼容協(xié)議只需要一個(gè) McBSP 為 A/D 和 D/A 進(jìn)行通信； A/D 轉(zhuǎn)換器有多個(gè)輸入，可以是立體聲道或麥克風(fēng)； 高效率的耳機(jī)放大器。 模擬供電電壓為 V時(shí)，負(fù)載為 32 Ω，輸出功率為 30 mW，在回放模式功耗 23mW； TLV320AIC23 共有三種封裝方式： GQE/ZQE 封裝， RHD 封裝， PW 封裝。此次設(shè)計(jì)采用 PW 封裝的 TLV320AIC23。如下圖 31 所示： 安徽理工大學(xué)畢業(yè)設(shè)計(jì)（論 文） 22 圖 31 PW 封 裝的 TLV320AIC23 TLV320AIC23 芯片的內(nèi)部結(jié)構(gòu)框圖如圖 32 所示 控 制 接 口數(shù)字濾波器線 路消 音2 : 1M U X線 路消 音2 : 1M U XC L K I N分 頻 器C L K O U T分 頻 器數(shù) 字音 頻接 口O S T圖 32 TLV320AIC23 內(nèi)部結(jié)構(gòu) PW 封裝的 TLV320AIC23 共有 28 個(gè)引腳。它們的介紹如下表 31： 表 31 TLV320AIC23 引腳介紹 引腳名稱 引腳序號(hào) I/O 功能描述 AGND 15 模擬地 AVDD 14 模擬電源 輸出 BCLK 3 I2S 串行位時(shí)鐘信號(hào)。 AIC23 為主模式時(shí)，該時(shí)鐘有 AIC23 產(chǎn)生并送給安徽理工大學(xué)畢業(yè)設(shè)計(jì)（論 文） 23 DSP。當(dāng) AIC23 為從模式時(shí)，該時(shí)鐘由 DSP 產(chǎn)生。 BVDD 1 I/O 緩沖電源輸出 CLKOUT 2 O 時(shí)鐘輸出，為 XTI 的緩沖信號(hào)，頻率為 XTI 或 XTI 的 1/2，由采樣頻率控制器的第 7 位控制 C__S__ 21 I 控制口輸入 /地址選擇信號(hào) DIN 4 I 輸 入到 SigmaDelta DAC 的 I2S 格式串行數(shù)據(jù) DGND 28 數(shù)字地 DOUT 6 O 輸入到 SigmaDelta ADC 的 I2S 格式串行數(shù)據(jù) DVDD 27 數(shù)字電源 ~ HPGND 11 模擬地 耳機(jī) HPVDD 8 模擬電源 耳機(jī) LHPOUT 9 O 左聲道耳機(jī)放大輸出 LLINEIN 20 I 左聲道 LINK IN 輸入 LOUT 12 O 左聲道線性輸出 LRCIN 5 I/O I2S DAC 字時(shí)鐘信號(hào)。 AIC23 為主模式時(shí)，該時(shí)鐘有 AIC23 產(chǎn) 生并送給 DSP。當(dāng) AIC23 為從模式時(shí)，該時(shí)鐘由 DSP 產(chǎn)生。 LRCOUT 7 I/O I2S ADC 字時(shí)鐘信號(hào)。 AIC23 為主模式時(shí)，該時(shí)鐘有 AIC23 產(chǎn)生并送給 DSP。當(dāng) AIC23 為從模式時(shí)，該時(shí)鐘由 DSP 產(chǎn)生。 MICBIAS 17 I 為駐極體傳聲器提供電壓，電壓為 AVDD 的 3/4 MICIN 18 I 駐極體傳聲器輸入， MODE 22 O 控制口工作模式（ 2 線或 SPI）選擇 RHPOUT 10 I 右聲道耳機(jī)放大輸出 RLPOUT 19 O 右聲道 LINK IN 輸入 ROUT 13 I 右聲道輸出 SCLK 24 I 控制口串行數(shù)據(jù)時(shí)鐘信號(hào) SDIN 23 I 控制口串行數(shù)據(jù)輸入 VMID 16 I 電壓通常為 AVDD 的 1/2，外接一個(gè) 10uF 和一個(gè) 電容并連接地 MCLK 25 I 晶振或外部時(shí)鐘輸入，用于驅(qū)動(dòng) AIC23 的內(nèi)部時(shí)鐘 XTO 26 O 晶振輸出，當(dāng)使用外部時(shí)鐘時(shí)該引腳不用 共計(jì) 28 個(gè)引腳中 7 個(gè)引腳與 5509A 直接相連。分別用于 AIVC23 與 5509A 之間的控制鏈接和它們之間的數(shù)據(jù)傳輸。在后面的硬件連接會(huì)詳細(xì)的介紹到。 TLV320AIC23 內(nèi)部共有 11 個(gè)控制寄存器，用于設(shè)置其不同的工作方式 ，如表所示： 表 32 TLV320AIC23 映射的儲(chǔ)存器 安徽理工大學(xué)畢業(yè)設(shè)計(jì)（論 文） 24 地址 寄存器 0000000 左線性輸入聲道音量控制 0000001 右線性輸入聲道音量控制 0000010 左耳機(jī)輸出聲道音量控制 0000011 右耳機(jī)輸出聲道音量控制 0000100 模擬音頻通道控制 0000101 數(shù)字音頻通道控制 0000110 電源控制 0000111 數(shù)字音頻接口格式 0001000 采樣率控制 0001001 數(shù)字接口激活 0001111 復(fù)位接 口寄存器 AIC23 模擬端口 AICA23 需要模擬端口進(jìn)行人機(jī)互動(dòng)。模擬接口共有四個(gè)： 線性輸入接口（ LINKIN），如下圖 35 所示： 4 7 p F0 . 4 7 p FL L I N E I N5 K5 K5 K0 . 4 7 p F4 7 p F5 KL L I N E I N 圖 35 LINKIN 連接圖 模擬輸入接口 (LINKOUT)，如圖 36 所示： 1 0 01 0 01 0 01 0 0L I N E O U T0 . 4 70 . 4 7 圖 36 LINKOUT 連接圖 安徽理工大學(xué)畢業(yè)設(shè)計(jì)（論 文） 25 麥克風(fēng)輸入電路（ MIC）如圖 37 所示： 4 7 p F1 0 K1 u F4 . 7 K4 . 7 KM I C 圖 37 麥克風(fēng)輸入電路 麥克風(fēng)輸入電路接 MICBIAS 和 MICIN。耳機(jī)輸出電路，線性輸出電路，線性輸入電路都要接左右兩端的接口，即 L 接口和 R 接口。 安徽理工大學(xué)畢業(yè)設(shè)計(jì)（論 文） 26 4 TMS320VC5509A 與 TLV320AIC23 硬件連接 接口介紹 TLV320AIC23 與 TMS320VC5509A 的接口鏈接有兩種： 第一個(gè)控制接口： TMS320VC5509A 通過(guò)控制接口對(duì) TLVAIC23 的控制寄存器進(jìn)行編程，設(shè)置 AIC23的工作參數(shù)。 第二個(gè)數(shù)據(jù)接口： 用于在 TMS320VC5509A 與 TLV320AIC23 之間進(jìn)行 A/D 和 D/A 數(shù)據(jù)的傳輸。 AIC23 的控制接口 AIC23 的控制接口有兩種工作模式： 第一種 3 線 SPI 模式： AIC23 的 MODE 引腳接高電平； SDIN 是串行數(shù)據(jù)線； SCLK 是串行數(shù)據(jù)時(shí)鐘； 錯(cuò)誤 !未找到引用源。 是幀同步信號(hào)； SPI 模式時(shí)序如圖 41 所示。 AIC23B 的控制字有 16 位，從 MSB（最高位）開(kāi)始，在 SCLK 的上升沿鎖存相應(yīng)的數(shù)據(jù)位，在經(jīng)過(guò) 16 個(gè) SCLK 的上升沿后，在的上升沿將整個(gè) 16 位數(shù)據(jù)鎖存入 AIC23B。 16 位控制字被分為兩部分，前七位（ B[15:9]）為寄 存器地址，后九位（ B[8:0]）為寄存器內(nèi)容。如圖 41 所示： B 1 5 B 1 4 B 1 3 B 1 2 B 1 1 B 1 0 B 9 B 8 B 7 B 6 B 5 B 4 B 3 B 2 B 1 B 0C SS C L KS D I NM S BL S B圖 41 SPI 模式時(shí)序圖 第二種是 2 線 IIC 模式 SDIN 是傳輸串行數(shù)據(jù)； SCLK 是串行時(shí)鐘； 如圖 42 所示： 安徽理工大學(xué)畢業(yè)設(shè)計(jì)（論 文） 27 1 7 8 9 1 8 9 1 8 9A D D RR / W A C K B 1 5 B 8 A C KB 7 B 0 A C KS T A R TS C L KS D I NS T O P 圖 42 2 線 IIC 模式時(shí)序 此次設(shè)計(jì)采用 2 線 IIC 模式。開(kāi)始發(fā)送的條件是 SDIN 處于下降沿， SCLK 處于高電平狀態(tài)。緊跟在開(kāi)始發(fā)送條件后的是 7 位的地址，由它決定在 2 線上的哪個(gè)設(shè)備接受數(shù)據(jù)。 R/W 決定數(shù)據(jù)傳送 的方向 AIC23 的控制接口為只寫部件，只有當(dāng) R/W=0 時(shí)才做出反應(yīng)。 AIC23 只用作從設(shè)備，其地址由引腳的電平來(lái)決定，如表 41 所示： 表 41 AIC23 地址 C__S__狀態(tài) 地址 0 0011010 1 0011011 識(shí)別到地址的器件在第 9 個(gè)時(shí)鐘期 間把 SDIN 拉低，通知要進(jìn)行數(shù)據(jù)傳送。緊接著是兩個(gè) 8 位的數(shù)據(jù)塊。數(shù)據(jù)傳送完畢后，停止傳輸?shù)臈l件是 SDIN 的上升沿（同時(shí) SCLK處于高電平狀態(tài)） 在 2 線模式中， 16 位的控制字同樣被分成兩部分，前七位（ B[15:9]）為寄存器地址，后九位（ B[8:0]）為寄存器內(nèi)容 。 AIC23 的數(shù)據(jù)接口 主要介紹與 TI 公司的 DSP 產(chǎn)品中的 McBSP 相兼容的 DSP 模式。 在 DSP 模式下， AIC23B 引腳 LRCIN 和 LRCOUT 必須連接到 McBSP 的幀同步信號(hào)上。 在 LRCIN 或 LRCOUT 的下降沿開(kāi)始數(shù)據(jù)發(fā)送， 先發(fā)送左通道信號(hào)字，緊接著發(fā)送右通道信號(hào)字，如圖 43 所示。 安徽理工大學(xué)畢業(yè)設(shè)計(jì)（論 文） 28 nn 11 0 nn 11 0L e f t C h a n n e l R i g h t C h a n n e lM S B M S BL S B L S BL R C I N /L R C O U TB C L KD I N / D O U T 圖 43 DSP 模式時(shí)序圖 當(dāng) AIC23B 采用 DSP 模式與 C55x 的 McBSP 進(jìn)行數(shù)據(jù)接口時(shí)，其引腳說(shuō)明如下： BCLK：數(shù)據(jù)接口時(shí)鐘信號(hào)。當(dāng) AIC23B 為主模式時(shí)，該時(shí)鐘由 AIC23B 產(chǎn)生；當(dāng) AIC23B為從模式時(shí)，該時(shí)鐘由 DSP 產(chǎn)生； LRCIN： DAC 字時(shí)鐘信號(hào)； LRCOUT： ADC 字時(shí)鐘信號(hào)。在主模式下， LRCIN 和 LRCOUT 信號(hào)由 AIC23B 產(chǎn)生并發(fā)送到 DSP；在從模式下 ，該信號(hào)由 DSP 產(chǎn)生； DIN：串行數(shù)據(jù)輸入（將由 DAC 輸出）； DOUT：串行數(shù)據(jù)輸出（已由 ADC 輸入）； 配置好借口之后就可以將兩個(gè)芯片進(jìn)行硬件連接，如圖 44 所示： C SM O D ER L I N E I NL L I N E I NM I C I NR H P O U TL H P O U TS C L KS D I NB C L KL R C O U TL R C I ND O U TD I NS C LS D AC L K R 0C L K X 0F R 0F X 0D R 0D X 0 圖 44 5509A 與 AIC23 的硬件連接 安徽理工大學(xué)畢業(yè)設(shè)計(jì)（論 文） 29 5 系統(tǒng)軟件設(shè)計(jì) 此次軟件設(shè)計(jì)采用 TI 公司提供的 CCS 軟件。 CCS 是專門針對(duì) DSP 的集成開(kāi)