【導(dǎo)讀】在第三代動(dòng)通信系統(tǒng)中，除了傳統(tǒng)的語音和數(shù)據(jù)業(yè)務(wù)外，還提供多媒體。業(yè)務(wù)、交互式數(shù)據(jù)業(yè)務(wù)、電子商務(wù)、互聯(lián)網(wǎng)服務(wù)等多種信息服務(wù)。這兩個(gè)算法都是基于KASUMI算法的?？刂葡?，輸入64位數(shù)據(jù)，產(chǎn)生64位輸出。原理和機(jī)構(gòu)，并且介紹了用KASUMI算法的一種基于FPGA的硬件實(shí)現(xiàn)方法，并且給出測(cè)試結(jié)果。

　　

【正文】 8，然后將這些子密鑰與對(duì)應(yīng)常數(shù)進(jìn)行異或運(yùn)算，得到另外的子密鑰 Kj1— Kj8，然后輸出，這是一個(gè)簡(jiǎn)單的模塊，為了把輸入的原始密鑰轉(zhuǎn)換為在 KASUMI 模塊中可以使用的原始子密鑰。 密鑰生成函數(shù)模塊 實(shí)例測(cè)試 密鑰 函數(shù)模塊 外部接口 包括 ： ? 數(shù)據(jù)信號(hào)接口： 密鑰數(shù)據(jù) 輸入 ： Keyin 將外部密鑰數(shù)據(jù)信號(hào)接入函數(shù)模塊的接口（ 128 位） 子密鑰 數(shù)據(jù)輸出 ： KI1— KI8\KJ1— KJ8 將函數(shù)模塊處理完成的數(shù)據(jù)輸出到外部的接口（每個(gè)子 密鑰 16 位） ? 控制信號(hào)接口： 輸入始能信號(hào) ： ena_in 是外部輸入數(shù)據(jù)能夠使用的標(biāo)志位（ 1 位，高電平有效） 輸出始能信號(hào) ： ena_out 是函數(shù)模塊內(nèi)部處理完成后通知外部數(shù)據(jù)可用的標(biāo)志位（ 1 位，高電平有效） 全局同步 時(shí)鐘信號(hào) ： clk 是同步全體函數(shù)模塊的控制時(shí)鐘信號(hào)（ 1 位，高電平有效） 同步 步復(fù)位信號(hào) ： rst 用來將函數(shù)模塊內(nèi)部狀態(tài)回復(fù)到初始狀態(tài)（ 1 位，低電平有效） 原始密鑰 Key輸入 密鑰輸入始能信號(hào) 密鑰輸出始能信號(hào) 子密鑰生成函 數(shù)模塊 密鑰輸出暫存器 子密鑰輸出 Ki1— Ki8 子密鑰輸出 Kj1— Kj8 第 20 頁 共 28 頁 圖 16 密鑰生成函數(shù)模塊 I/O 信號(hào)仿真結(jié)果 圖 16 是密鑰生成函數(shù)模塊的仿真結(jié)果， 時(shí)鐘周期 clk 為 10ns，通過觀察，本模塊實(shí)現(xiàn)了密鑰數(shù)據(jù) 的分割功能，并且輸出始能在輸出子密鑰數(shù)據(jù)得到后立刻置 1。實(shí)現(xiàn)了模塊的設(shè)計(jì)要求。 KASUMI函數(shù)模塊設(shè)計(jì)說明 KASUMI 函數(shù)模塊設(shè)計(jì)思想 KASUMI 函數(shù)模塊是這個(gè) FPGA實(shí)現(xiàn) 中的最頂層模塊，它通過 多次 調(diào)用 FO函數(shù)模塊、FL 函數(shù)模塊 并且在 密鑰生成模塊 完成 8 輪邏輯運(yùn)算來實(shí)現(xiàn) KASUMI 算法的加密操作。KASUMI 函數(shù)模塊設(shè)計(jì)結(jié)構(gòu)簡(jiǎn)述 圖 17 KASUMI 函數(shù)模塊設(shè)計(jì) KASUMI 函數(shù)模塊 被加密數(shù)據(jù)輸入 輸入始能信號(hào) 原始密鑰 Key輸入 FO 函數(shù)模塊 FL 函數(shù)模塊 子密鑰生成模塊 密鑰輸入始能信號(hào) 密鑰 KI、 KO 密鑰 KL 輸出始能信號(hào) 被加密數(shù)據(jù)輸出暫存 被加密數(shù)據(jù)輸出 第 21 頁 共 28 頁 KASUMI 函數(shù)模塊 實(shí)例測(cè)試 KASUMI 函數(shù)模塊 外部接口 包括 ： ? 數(shù)據(jù)信號(hào)接口： 數(shù) 據(jù)輸入 ： Datain 將外部數(shù)據(jù)信號(hào)接入函數(shù)模塊的接口（ 64 位） 數(shù)據(jù)輸出 ： Dataout 將函數(shù)模塊處理完成的數(shù)據(jù)輸出到外部的接口（ 64 位） 密鑰輸入 ： Key 將外部分配的密鑰數(shù)據(jù)信號(hào)接入模塊的接口（ 128 位） ? 控制信號(hào)接口： 輸入始能信號(hào) ： ena_in 是外部輸入數(shù)據(jù)能夠使用的標(biāo)志位（ 1 位，高電平有效） 輸出始能信號(hào) ： ena_out 是函數(shù)模塊內(nèi)部處理完成后通知外部數(shù)據(jù)可用的標(biāo)志位（ 1 位，高電平有效） 全局同步 時(shí)鐘信號(hào) ： clk 是同步全體函數(shù)模塊的控制時(shí)鐘信號(hào)（ 1 位，高電平有效） 同步 步復(fù)位信號(hào) ： rst 用來將函數(shù)模塊內(nèi)部狀態(tài)回復(fù)到初始狀態(tài)（ 1 位，低電平有效） 圖 18 密鑰生成函數(shù)模塊 I/O 信號(hào)仿真結(jié)果 圖 18 是 KASUMI 函數(shù)模塊的仿真結(jié)果， 時(shí)鐘周期 clk 為 10ns，輸入數(shù)據(jù)是16 進(jìn)制的 1234567890CDEF，密鑰為 Key234567890CDEF1234567890CDEF，在50ns 時(shí)輸入始能置 1，在 9125ns 后得到數(shù)據(jù) DE85CC817ECAB0AD，并且輸出始能在輸出數(shù)據(jù)得到后立刻置 1。實(shí)現(xiàn)了模塊的設(shè)計(jì)要求。 KASUMI算法解密模塊 KASUMI 算法解密模塊設(shè)計(jì)思想 Feistel 結(jié) 構(gòu)介紹 KASUMI 算法是一個(gè) Feistel 結(jié)構(gòu)的分組加密算法。 Feistel 結(jié)構(gòu)把任何函數(shù)轉(zhuǎn)化為一個(gè)置換，它是由 Horst Feistel 在設(shè)計(jì) Lucifer分組密碼 (Luctfer 密碼在后來發(fā)展成為數(shù)據(jù)加餅標(biāo)難即 DES)時(shí)發(fā)明的。許多分組密碼采用了 Feiste1 第 22 頁 共 28 頁 結(jié)構(gòu)或者類似于 Feistel 的結(jié)構(gòu)，例如 DES、 RC FEAL、 GoST、 LOKI和 B1ownsh 等。 Feiste1 結(jié)構(gòu)是典型的迭代結(jié)構(gòu)，它是 — 種乘積密碼。 假設(shè) Feiste1 結(jié)構(gòu)的加密算法的輸入是長(zhǎng)度為 2n 比特的明文分組 m，在加密時(shí) ．算法的 輸入明文分組將被分為兩個(gè)長(zhǎng)為 n 比特的部分 0L 和 0R ，即 m＝ 0L 0R 。數(shù)據(jù)的這兩個(gè)部分經(jīng)過 r 輪結(jié)構(gòu)相同的加密變換后產(chǎn)生密文分組。第 i 輪將以第i— l 輪的運(yùn)算結(jié)果 1iL? 和 1iR? 作為輸入，在子密鑰 iK (由算法密鑰 K，或稱為用戶密鑰或者密碼密鑰，經(jīng)過擴(kuò)展得到的供每一輪所使用的密鑰，或稱為圈密鑰 )的控制下，進(jìn)行密碼變換。所有的 r 輪結(jié)構(gòu)都相同。每 — 輪中，首先將對(duì)數(shù)據(jù)左邊 — 半進(jìn)行替換，替換的方法是對(duì)數(shù)據(jù)右邊一半應(yīng)用 F 函數(shù) (通常又稱為圈函數(shù) )：然后用這個(gè)函數(shù)的輸出和數(shù)據(jù)的左邊一半做異或：最后，未經(jīng)改變的右邊一半數(shù)據(jù)將與左邊數(shù)據(jù)進(jìn)行互換，作為下一輪的輸入。 F 函數(shù)以每一輪的子密鑰和數(shù)據(jù)的左邊一半作為參數(shù)，在這里密鑰與數(shù)據(jù)相結(jié)合，密鑰控制著對(duì)數(shù)據(jù)的替換，保證算法的混亂和擴(kuò)散特性。 第 23 頁 共 28 頁 圖 19 Feitel結(jié)構(gòu)示意圖 用數(shù)學(xué)表達(dá)式來表達(dá)，即：對(duì)于第 i 輪加密變換， 1iiLR?? 11( , )i i i iR L F R K???? 這里， ? 表示按位異或， F 是圈而數(shù)， iK 是第 i 輪的子密鑰。 在加密的最后 —— 輪， Feiste1 結(jié)構(gòu)略去了最后的左右交換 (這樣做的目的是保證加密與解密的整個(gè)過程都完全相同，使得算法 uJ 以同時(shí)用十加密與解密 )，即 1rrRR?? 11( , )r r r rL R F R K???? 最后，算法輸出的密文即為 rrc LR? 。 Feiste1 結(jié)構(gòu)保證了加密過程的可逆性。假設(shè)己知密文 rrc LR? ，由于異或的自逆性， 1 1 1 1( , ) ( , )r r r r r rL F R K F R K L? ? ? ?? ? ? 第 24 頁 共 28 頁 并且， 1rrRR?? ，這樣，我們可以求得 1rL? 。 依此類推，最終我們可以求出 00m LR? ，這樣的一個(gè)過程便是解密過程?？梢园l(fā)現(xiàn)， Feistel 結(jié)構(gòu)的密碼，解密過程與加密過程充全幾乎完全相同，惟一的不同之處是解密過程需要按照相反的順序使用于密鑰，兩者可以使用相同的算法過程。 注意： Feiste1 結(jié)構(gòu)中并不要求 F 函數(shù)是否可逆。根據(jù)上面的過程，只要能夠重新獲得每輪中 F 函數(shù)的輸入，那么，整個(gè)算法就是可逆的。 在某種程度上， Feistel 結(jié)構(gòu)簡(jiǎn)化了密碼的設(shè)計(jì)工作，密碼工作者只需要集中精力設(shè)計(jì)“好的” F 函數(shù) (以及于密鑰產(chǎn)生算 法 )，保證嚴(yán)函數(shù)具有良好的混亂與擴(kuò)散特性，這樣， Feiste1 結(jié)構(gòu)的密碼便自動(dòng)地保證了整個(gè)密碼算法的密碼特性以及可逆性。 Feistel 結(jié)構(gòu)密碼的缺點(diǎn)是它的擴(kuò)散 性 似乎有些慢，例如，算法需要兩輪才能改變輸入的每一比特，這樣，如果要達(dá)到較高的密碼強(qiáng)度，一般采用 Feistel結(jié)構(gòu)的密碼算法迭代次數(shù)比較多，通常采用 16 次迭代。 KASUMI 解密模塊設(shè)計(jì) KASUMI 函數(shù)解密方法從思想上就是將其加密過程的結(jié)構(gòu)反轉(zhuǎn)，完全反向。將原本的明文輸入端變成明文輸出端，而密文輸出端變成密文輸入端，然后整個(gè)流程變?yōu)閺南轮辽系哪嫜h(huán) ，由此得到明文。 圖 20 KASUMI 算法加密 /解密流程結(jié)構(gòu)圖 FL FO KO1， KI1 KL1 ? FL FO KO2， KI2 KL2 ? FL FO KO8， KI8 KL8 ? FL FO KO8， KI8 KL8 ? FL FO KO2， KI2 KL2 ? FL FO KO1， KI1 KL1 ? 加密流程 解密流程 第 25 頁 共 28 頁 由流程圖即可以知道加密與解密結(jié)構(gòu)除了輸入輸出變化和密鑰使用順序變化外，再無其他不同。需要注意的是：加密過程在最后一輪運(yùn)算完畢后需要將計(jì)算結(jié)果交換后輸出成密文，而解密過程在最初便是先交換輸入的左右位置，然后再運(yùn)算，經(jīng)過 8輪運(yùn)算后的結(jié)果不用交換直接輸出。 總 結(jié) 信息安全技術(shù)在當(dāng)代社會(huì)中的作用越來越重要，而密碼技術(shù)是信息安全技術(shù)的核心，從而使得密碼算法的研究變得重要和迫切。 本文 主要介紹了 KASUMI 算法的結(jié)構(gòu)與原理，并重點(diǎn)介紹了如何用 FPGA實(shí)現(xiàn) KASUMI算法。并且指出了 FPGA實(shí)現(xiàn)時(shí)關(guān)鍵問題是在于數(shù)字信號(hào)的控制，其實(shí)對(duì)于 KASUMI 算法的本身結(jié)構(gòu)并不是重點(diǎn)關(guān)注，而需要關(guān)注的是將 FPGA結(jié)構(gòu)設(shè)計(jì)出來，既能將 KASUMI 算法結(jié)構(gòu)實(shí)現(xiàn)，并且能夠保證這個(gè)結(jié)構(gòu)被調(diào)用后信號(hào)能完整有效的傳輸。 以上介紹的 FPGA 實(shí)現(xiàn) KASUMI 算法是經(jīng)過綜合和仿真的。 展望： 本文所介紹的 KASUMI 算法的結(jié)構(gòu)中沒有輸出反饋現(xiàn)象，在 FPGA實(shí)現(xiàn) KASUMI 算法在設(shè)計(jì)中本來想達(dá)到流水線設(shè)計(jì)水平，所以設(shè)計(jì)中保留 大量中間寄存器，又由于 HDL 語言設(shè)計(jì)經(jīng)驗(yàn)不足，導(dǎo)致低層模塊函數(shù)過于資源占用十分嚴(yán)重，導(dǎo)致最后完成整個(gè)算法比同類并且實(shí)現(xiàn)流水線的碩士水平設(shè)計(jì)多出了 3 倍的元件資源消耗。這個(gè)是一個(gè)十分驚人的數(shù)字，會(huì)嚴(yán)重增加生產(chǎn)成本，不利于產(chǎn)品銷售。希望在我將來改進(jìn)這個(gè)設(shè)計(jì)的時(shí)候加入流水線并且大幅度削減元件使用量，加快本設(shè)計(jì)的速度與加大吞吐量 。 第 26 頁 共 28 頁 參考文獻(xiàn) [1] 宋晶晶 .關(guān)于 PLD/FPGA 的同步設(shè)計(jì) [J].電子技術(shù)， 2020(1):5859。 [2] 任敏等 .CPLD和 FPGA器件性能特點(diǎn)與應(yīng)用 [N].傳感器技術(shù)學(xué)報(bào)， （ 2） :165169。 [3] 黃可望 .FPGA 設(shè)計(jì)及多片 FPGA 進(jìn)行 ASIC 設(shè)計(jì)驗(yàn)證的探討研究 [J].微型電腦應(yīng)用 ,(12):2123。 [4] 侯同強(qiáng)，劉和平 .CPLD 和 FPGA 器件特點(diǎn)與應(yīng)用 [J].電子與自動(dòng)化， 2020(2)812。 [5],.“ HIGHSPEED HARDWARE IMPLEMENTATIONS OF THE KASUMI BLOCK CIPHER” [M]， ISCAS,2020。 [6] 魏利輝 .FPGA設(shè)計(jì)方法 [J].無線電工程 ,2020,31(7)。 [7] 孫富明等 .基于多種 EDA 工具的 FPGA 設(shè)計(jì) [J].電子技術(shù)應(yīng)用 .2020, 28(1)。 [8] 夏宇聞 .Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程 [M]. 北京：北京航空航天大學(xué)出版社 ,2020,7。 [9] Valtteri Niemi Kaisa Nyberg著 .宋美娜 ,宋梅 ,周文安譯 . UMTS安全 [M].北京：中國(guó)鐵道出版社 ,2020。 [10] 毛光燦 .3G 核心加密算法 KASUMI 算法 [J].通信技術(shù) ,2020 (11):9294。 第 27 頁 共 28 頁 致 謝 本文是在吳震老師的熱情關(guān)心和指導(dǎo)下完成的，他淵博的知識(shí)和嚴(yán)謹(jǐn)?shù)闹螌W(xué)作風(fēng)使我受益匪淺，對(duì)順利完成本課題起到了極大的作用。在此向他表示我最衷心的感謝！ 在論文完成過程中，本人還得到了張富貴老師和劉敏同學(xué)的熱心幫助，本人向他們表示深深的謝意！ 最后向在百忙之中評(píng)審本文的各位專家、老師表示衷心的感謝！ 作者簡(jiǎn)介： 姓 名：唐夢(mèng)江 性別：男 出生年月： 民族：漢 Email: 第 28 頁 共 28 頁 聲 明 本論文的工作是 2020年 2月至 2020年 6月在成都信息工程學(xué)院網(wǎng)絡(luò)工程系完成的。文中除了特別加以標(biāo)注地方外，不包含他人已經(jīng)發(fā)表或撰寫過的研究成果，也不包含為獲得成都信息工程學(xué)院或其他教學(xué)機(jī)構(gòu)的學(xué)位或證書而使用過的材料。除非另有說明，本文的工作是原始性工作。 關(guān)于學(xué)位論文使用權(quán)和研究成果知識(shí)產(chǎn)權(quán)的說明： 本人完全了解成都信息工程學(xué)院有關(guān)保管使用學(xué)位論文的規(guī)定，其中包括： (1) 學(xué)校 有權(quán)保管并向有關(guān)部門遞交學(xué)位論文的原件與復(fù)印件。 (2) 學(xué)?？梢圆捎糜坝　⒖s印或其他復(fù)制方式保存學(xué)位論文。 (3) 學(xué)?？梢詫W(xué)術(shù)交流為目的復(fù)制、贈(zèng)送和交換學(xué)位論文。 (4) 學(xué)校可允許學(xué)位論文被查閱或借閱。 (5) 學(xué)?？梢怨紝W(xué)位論文的全部或部分內(nèi)容 (保密學(xué)位論文在解密后遵守此規(guī)定 )。 除非另有科研合同和其他法律文書的制約，本論文的科研成果屬于成都信息工程學(xué)院。 特此聲明！ 作者簽名： 年 月 日 小方框無邊眼鏡，臉上總是掛著微笑，有人稱呼他卓總，也有人稱