【導讀】通信、自動化控制及計算機應用領(lǐng)域的重要性日益突出。EDA技術(shù)作為現(xiàn)代電子設計技術(shù)。性能的電子線路系統(tǒng)功能。EDA的關(guān)鍵技術(shù)之一是用形式化方法來描述數(shù)字系統(tǒng)的硬件電。路、即用所謂的硬件描述語言來描述硬件電路。本設計是基于VHDL語言的萬年歷。在設計中，首先介紹了萬年歷的設計思路，且在。其次，利用各元器件生成頂層文件，進行系統(tǒng)仿真。最后，對頂層原理圖進行。引腳設定，并下載到試驗箱驗證，證明系統(tǒng)的可行性。

　　

【正文】 計數(shù)器、時計數(shù)器的輸入給輸出 q1 至 q6， q7和 q8都 為 ” 0000” 。當按下 K3按鍵后， led 輸出為高電平，同時將日計數(shù)器、月計數(shù)器、年低位計數(shù)器、年高位計數(shù)器給輸出 q1 至 q8，顯示方式為年月日。若再次按 K3 按鍵，又進入時分秒顯示模式，從而實現(xiàn)用 K3 按鍵循環(huán)切換顯示方式的功能，故設計正確。 頂層原理圖 頂層設計采用原理圖輸入法，從而達到設計思路清晰、直觀的目的。 頂層原理圖包含計時模塊、校時模塊、顯示及顯示方式切換模塊，其中，計時模塊包含秒、分、時、日、月、年計時模塊。 生成頂層原理圖的方法是基于上述各模塊的源程序，將各個源程序創(chuàng)建成 為一個元器件。在創(chuàng)建完各模塊的元器件后，在原理圖的任意一個位置上雙擊鼠標左鍵出現(xiàn)一個元件選件窗，然后在 Project 庫中選擇上述各模塊生成的元件，在 primitives 中選擇 input和 output 管腳，按照設計思想，將各個元器件連接，形成頂原理圖，頂層原理圖如圖 所示： 27 圖 頂層原理圖 頂層原理圖的波形仿真如圖 所示： 圖 頂層原理圖的仿真波形 如圖 所示，系統(tǒng)首先進入正常計時，且顯示方式為時分秒，即 ll1 至 ll6 和 xsfs輸出低電平。然后，按下 K1 按鍵，系統(tǒng)進入校分模式， ll1 輸出高電平，再按下 K2 按鍵3 次，可觀察到每按下 K2， qq3 輸出會加 1。其次，按下 K3 按鍵，系統(tǒng)顯示方式為年月日， 28 xsfs 輸出高電平， 再按下 K1 按鍵 3 次，系統(tǒng)進入校月模式， ll4 輸出高電平， q55 隨著K2 按鍵的按下而增加 1。然后，再按下 K1 按鍵 5 次，進入校日模式。最后，按下 K1 按鍵4 次，進入正常計時模式，且按下 K3 按鍵，顯示方式切換為時分秒， ll1 至 ll6， xsfs 輸出均為低電平。 29 第 4 章 引腳設定與驗證 引腳設 定 因為設計中需要用到 8 個數(shù)碼管來顯示時間和日期；需要 3 個 按鍵 作為校時模塊、顯示方式切換模塊的控制輸入端；需要 7 個 LED 燈作為工作模式和顯示方式的指示信號。綜上所述，設計電路結(jié)構(gòu)圖如圖 所示： 實實實實實實實實實實實實實實實實實實實實實實實實實實實實實實實D9D16 D15 D14 D13 D12 D11 D10D8 D7 D6 D5 D4 D3 D2 D1PIO8PIO9PIO10PIO11PIO12PIO13PIO14PIO15SPEAKER實實實12345678實實實實FPGA/CPLDPIO0PIO1PIO2PIO3PIO4PIO5PIO6PIO7實1實2實3實4實5實6實7實8PIO15PIO8PIO47PIO44PIO43PIO40PIO39PIO36PIO35PIO32PIO31PIO28PIO27PIO24PIO23PIO20PIO19PIO16 圖 設計結(jié)構(gòu)電路圖 由于電路圖中有譯碼器和數(shù)碼管，這兩者實現(xiàn)顯示功能，本設計只需將校時模塊的輸 作為譯碼器的輸入。 本設計中目標芯片選用 EP1K30TC1443，可根據(jù)芯片引腳對照表和實驗結(jié)構(gòu)電路圖對輸入輸出引腳進行匹配，完成匹配后，再對頂層原理圖進行編譯。其中，芯片引腳對照表如表 所示： 30 表 GW48CK 芯片引腳對照表 結(jié)構(gòu)圖上的信號名 GW48CCP ，GWAK100A EP1K100QC208 GW48SOC+/ GW48DSP EP20K200/300EQC240 GWAK30/50 EP1K30/50TQC144 GWAC3 EP1C3TC144 引腳號 引腳名稱 引腳號 引腳名稱 引腳號 引腳名稱 引腳號 引腳名稱 PIO0 7 I/O 224 I/O0 8 I/O0 1 I/O0 PIO1 8 I/O 225 I/O1 9 I/O1 2 I/O1 PIO2 9 I/O 226 I/O2 10 I/O2 3 I/O2 PIO8 17 I/O 235 I/O8 20 I/O8 11 DPCLK1 PIO9 18 I/O 236 I/O9 21 I/O9 32 VREF2B1 PIO10 24 I/O 237 I/O10 22 I/O10 33 I/O10 PIO11 25 I/O 238 I/O11 23 I/O11 34 I/O11 PIO12 26 I/O 239 I/O12 26 I/O12 35 I/O12 PIO13 27 I/O 2 I/O13 27 I/O13 36 I/O13 PIO14 28 I/O 3 I/O14 28 I/O14 37 I/O14 PIO15 29 I/O 4 I/O15 29 I/O15 38 I/O15 PIO16 30 I/O 7 I/O16 30 I/O16 39 I/O16 PIO17 31 I/O 8 I/O17 31 I/O17 40 I/O17 PIO18 36 I/O 9 I/O18 32 I/O18 41 I/O18 PIO19 37 I/O 10 I/O19 33 I/O19 42 I/O19 PIO20 38 I/O 11 I/O20 36 I/O20 47 I/O20 PIO21 39 I/O 13 I/O21 37 I/O21 48 I/O21 PIO22 40 I/O 16 I/O22 38 I/O22 49 I/O22 PIO23 41 I/O 17 I/O23 39 I/O23 50 I/O23 PIO24 44 I/O 18 I/O24 41 I/O24 51 I/O24 PIO25 45 I/O 20 I/O25 42 I/O25 52 I/O25 PIO26 113 I/O 131 I/O26 65 I/O26 67 I/O26 PIO27 114 I/O 133 I/O27 67 I/O27 68 I/O27 PIO28 115 I/O 134 I/O28 68 I/O28 69 I/O28 PIO29 116 I/O 135 I/O29 69 I/O29 70 I/O29 31 PIO30 119 I/O 136 I/O30 70 I/O30 71 I/O30 PIO31 120 I/O 138 I/O31 72 I/O31 72 I/O31 PIO32 121 I/O 143 I/O32 73 I/O32 73 I/O32 PIO33 122 I/O 156 I/O33 78 I/O33 74 I/O33 PIO34 125 I/O 157 I/O34 79 I/O34 75 I/O34 PIO35 126 I/O 160 I/O35 80 I/O35 76 I/O35 PIO36 127 I/O 161 I/O36 81 I/O36 77 I/O36 PIO37 128 I/O 163 I/O37 82 I/O37 78 I/O37 PIO38 131 I/O 164 I/O38 83 I/O38 83 I/O38 PIO39 132 I/O 166 I/O39 86 I/O39 84 I/O39 PIO40 133 I/O 169 I/O40 87 I/O40 85 I/O40 PIO41 134 I/O 170 I/O41 88 I/O41 96 I/O41 PIO42 135 I/O 171 I/O42 89 I/O42 97 I/O42 PIO43 136 I/O 172 I/O43 90 I/O43 98 I/O43 PIO44 139 I/O 173 I/O44 91 I/O44 99 I/O44 PIO45 140 I/O 174 I/O45 92 I/O45 103 I/O45 PIO46 141 I/O 178 I/O46 95 I/O46 105 I/O46 PIO47 142 I/O 180 I/O47 96 I/O47 106 I/O47 CLOCK0 182 I/O 185 I/O 126 INPUT1 123 I/O clk 選擇時鐘 CLK0，其引腳號為 126，按鍵 K1， K2， K3 的配置首先由設計結(jié)構(gòu)圖可知，可以選擇引腳名稱為 I/O0、 I/O I/O2,再由表 可知，其對應的引腳號分別為 10；而顯示模塊的輸出 q11 至 q88 分別對應引腳名稱為 I/016I/O1 I/020I/O2I/024I/O2 I/028I/O3 I/032I/O3 I/036I/O3 I/040I/O4 I/044I/O47，然后由表 查出這些引腳名稱所對應的引腳號。設定完引腳號后，再重新編譯頂層電路圖。 下載驗證 下載完成后，按實驗箱上的模式選 擇鍵直至模式顯示數(shù)碼管顯示 3，把時鐘 CLK0 短路帽接在 1Hz 上。經(jīng)驗證，驗證結(jié)果與預期的設計結(jié)果一致 ,當沒有按下 K1 按鍵時，萬年歷正常計時， LED1 至 LED6 和 LED8 都不亮，當按下 K1 鍵時，進入校分的工作模式，此時 LED1 32 亮， LED2 至 LED6 不亮，當每按一次 K2 鍵，數(shù)碼管顯示的數(shù)據(jù)加 1，而在校對時間時，校對位的位低一位和校對位的高位不會產(chǎn)生進位輸出，其余位正常產(chǎn)生進位輸出。驗證中，通過按 K1 鍵進入不同的工作模式，利用 LED1 至 LED6 的亮滅來判斷目前所處于的工作模式。當進入調(diào)日、月、年作模式時，按下 K3 鍵，切換顯示方式，便于觀察校對情況。若將月計數(shù)器校為 3 月份，再通過 K1 按鍵進入校日工作模式，觀察到日計數(shù)器計數(shù)至 31 時，再按 K2 按鍵，日計數(shù)器重新從 1 開始計數(shù)；若將月計數(shù)器校為 4 月份，再通過 K1 按鍵進入校日工作模式，觀察到日計數(shù)器計數(shù)至 30 時，再按 K2 按鍵，日計數(shù)器重新從 1 開始計數(shù)。若選擇年份為平年且將月計數(shù)器校為 2 月份，再通過 K1 按鍵進入校日工作模式，觀察到日計數(shù)器計數(shù)至 28 時，再按 K2 按鍵，日計數(shù)器重新從 1 開始計數(shù)；若選擇年份為閏年且將月計數(shù)器校為 2 月份，再通過 K1 按鍵進入校日工作模式，觀察到日計數(shù)器計 數(shù)至29 時，再按 K2 按鍵，日計數(shù)器重新從 1 開始計數(shù)，符合設計要求，設計正確、可行且具有一定的實用性。 33 總結(jié) 本設計是基于 VHDL 語言的萬年歷設計，而萬年歷包括三個模塊，分別為：計時模塊，顯示及顯示方式切換模塊，校時模塊。此外，計時模塊又包含秒計時模塊、分計時模塊、時計時模塊、日計時模塊、月計時模塊、年計時模塊。計時模塊的作用是用于計算時間和日期，校時模塊的作用是為了校準時間，而顯示方式及顯示方式切換模塊的作用是為了顯示所計算的時間、日期和輪流切換顯示方式，顯示方式主要分為時 分秒顯示和年月日顯示。為了增加系統(tǒng)的實用性與正確性，設計充分考慮實際問題，如在年計時模塊中判斷某年是否為閏年，輸出的閏年判斷信號又與月份相結(jié)合從而為日計數(shù)器模塊提供日計數(shù)器的進制判斷信號，而具體情況分為四種：每年的大月，日計數(shù)器為 31 進制計數(shù)器；每年的小月，日計數(shù)器為 30 進制計數(shù)器；閏年的 2 月，日計數(shù)器為 29 進制計數(shù)器；平年的 2 月，日計數(shù)器為 28 進制計數(shù)器。校時模塊功能主要通過兩個按鍵 K1， K2 實現(xiàn)，使系統(tǒng)共有 6 種工作模式，分別為：正常計時、校分模式、校時模式、校日模式、校月模式、校年低位模式、校年高位模式 。此外，為了方便觀察系統(tǒng)所處的工作狀態(tài)，用 5 個 LED 燈指示，若 5 個燈都不亮，則系統(tǒng)為正常計時，其余每個燈的亮滅分別代表一種工作方式。顯示方式及顯示方式切換模塊主要將各計數(shù)器的輸出端接到譯碼器的輸入端，由譯碼器驅(qū)動七段數(shù)碼管顯示當前的時間與日期，而系統(tǒng)通過按鍵 K3 輪流切換顯示方式。通過下載到實驗箱驗證，系統(tǒng)能實現(xiàn)預定的所有功能，設計正確、可行，且具有一定的實用性。 34 參考文獻 (1)侯伯亨，劉凱，顧新 .VHDL 硬件描述語言與數(shù)字邏輯電路設計 [M].2020 年 8 月第 3 版 .西安電子科技大學出版社 . (2)周潤景，蘇良碧 .基于 Quartus II 的數(shù)字系統(tǒng) Verilog HDL 設計實例詳解 [M].2020 年5 月第 1 版 .北京電子工業(yè)出版社 :3182. (3)李云，侯傳教，馮永浩 .VHDL 電路設計實用教程 [M].2020 年 3 月第 1 版 .北京機械工業(yè)出版社 . (4)陳雪松，滕立中 .VHDL 入門與應用 [M].2020 年 12 月第 1 版 .北京人民郵電出版社 . (5)潘松，黃繼業(yè) .EDA 技術(shù)使用教程 VHDL 版 [M].2020 年 6 月第 4 版 .北京科學出版社 .