【正文】 目錄 摘 要 ........................................................ (1) Abstract ..................................................... (2) 緒論 ......................................................... (3) 第 1 章 基本概念簡介 ......................................... (4) EDA 技術和 FPGA/CPLD 簡介 .............................. (4) VHDL 的簡介 ........................................... (4) Quartus II 的簡介 ..................................... (5) 第 2 章 系統(tǒng)設計 ............................................. (6) 設計思想 ............................................. (6) 設計原理圖 ........................................... (7) 設計流程圖 ........................................... (8) 第 3 章 模塊分析 ............................................. (9) 計數器模塊分析 ....................................... (9) 秒和分計數器模塊 ................................. (9) 時計數器模塊 .................................... (10) 日 計數器模塊 .................................... (12) 月計數器模塊 .................................... (16) 年計數器模塊 ................................... (19) 校時模塊 ............................................ (22) 顯示及顯示方式切換模塊 ............................... (24) 頂層原理圖 .......................................... (26) 第 4 章 引腳設定與驗證 ...................................... (29) 引腳設定 ............................................ (29) 下載驗證 ............................................ (31) 總結 ........................................................ (33) 參考文獻 .................................................... (34) 致謝 ..........................................(錯誤 !未定義書簽。 ) 1 摘 要 隨著 EDA（電子設計自動化）技術的發(fā)展和應用領 域的擴大， EDA 技術在電子信息、通信、自動化控制及計算機應用領域的重要性日益突出。 EDA 技術作為現代電子設計技術的核心，它依賴功能強大的計算機，在 EDA 工具軟件平臺上，對以硬件描述語言 HDL（ Hardware Description language)為系統(tǒng)邏輯描述手段完成的設計文件，自動完成邏輯化簡、邏輯分割、邏輯綜合（布局布線）、邏輯優(yōu)化和仿真測試等項功能，直至實現既定性能的電子線路系統(tǒng)功能。 EDA 的關鍵技術之一是用形式化方法來描述數字系統(tǒng)的硬件電路、即用所謂的硬件描述語言來描述硬件電路。 本設 計是基于 VHDL 語言的萬年歷。在設計中，首先介紹了萬年歷的設計思路，且在Quartus II 開發(fā)環(huán)境中編譯和仿真所設計各個模塊的程序，并逐一調試程序使各模塊達到設計目的。其次，利用各元器件生成頂層文件，進行系統(tǒng)仿真。最后，對頂層原理圖進行引腳設定，并下載到試驗箱驗證，證明系統(tǒng)的可行性。 關鍵字： VHDL 萬年歷 Quartus II 2 Abstract With the development of EDA (electronic design automation) technology and expansion of application fields ,the importance of EDA technology in electronic information, munication, auto control, and puter applications is being increasingly prominent. EDA technology is the core of the modern electronic design techniques, which rely on powerful puters . In EDA tools software platform, puter automatically pletes logic simplification,logical partitions, logic synthesis , logic optimization ,logical simulation and other functions until the electronic circuit system achieves the stated performance. However, the realization of these function bases on the description of the system using the hardware description language HDL (Hardware Description language) . One of the key technologies of the EDA is to use formal methods to describe digital systems hardware circuit, which uses the socalled hardware description language to describe the hardware circuit. The design is the calendar based on VHDL language. Firstly, in which ,I introduce ideas about designing the calendar. In addition, I pile and simulate the program of different modules in the Quartus II development environment and debug one by one to make different modules meet objectives of the design. Secondly, I take advantage of all ponents,which is created according to program to generate toplevel file . Finally, I make pin settings and download to the test chamber to prove the feasibility of the system. Key words: VHDL calendar Quartus II 3 緒論 EDA 技術以計算機為工具，而設計者只需在 EDA 軟件平臺上，用硬件描述語言 HDL 完成設計文件，然后由計算機自動完成邏輯編譯、化簡、分割、綜合、布局、布線和仿真，直至對于特定目標芯片的適配編譯，邏輯映射和編程下載等工作。其中， EDA 的關鍵技術之一是用形式化方法來描述數字系統(tǒng)的硬件電路，即用硬件描述語言來描述硬件電路。 本設計是基于 VHDL 語言的萬年歷，故名思議，需要用 VHDL 語言描述萬年歷的硬件電路。就萬年歷的功能而言，首先，其不僅要計算時間，且需要計算日期，尤其需要正確的判斷每月的天數。 在其中，比較困難的是如何正確的計算 2 月份的天數，因為閏年的 2 月份有 29 天，但平年的 2 月份只有 28 天。由此，引出一個新的問題：在系統(tǒng)中除計算年份外，還需判斷其是否為閏年。其次，系統(tǒng)還要將時間顯示，顯示方式分為時分秒、年月日這兩種顯示方式。最后，為增加系統(tǒng)的實用性，本設計還增加校時功能，主要實現當計時出現誤差時進行校正的功能。在本設計中，通過程序使系統(tǒng)有 7 種不同的工作狀態(tài)，分別為正常計時、校分、校時、校日、校月、校年低位、校年高位。除此，為了顯示目前所處的工作狀態(tài)，用 6 個指示燈的亮滅來表示， 6 個燈都不亮時表示正 常計時，其余每個燈的亮滅依次表示 6 種不同的工作狀態(tài)。在系統(tǒng)設計中，先用 VHDL 語言實現各個模塊的功能，然后用原理圖方式生成頂層文件，使設計思路清晰。最后，對頂層原理圖進行引腳設定，并進行下載驗證，證明系統(tǒng)的可行性。 4 第 1 章 基本概念簡介 EDA 技術和 FPGA/CPLD 簡介 EDA 技術作為現代電子設計技術的核心，它依賴功能強大的計算機，在 EDA 工具軟件平臺上，對以硬件描述語言 HDL（ Hardware Description language)為系統(tǒng)邏輯描述手段完成的 設計文件，自動完成邏輯化簡、邏輯分割，邏輯綜合（布局布線），以及邏輯優(yōu)化和仿真測試等項功能，直至實現既定性能的電子線路系統(tǒng)功能。 EDA 技術使得設計者的工作幾乎僅限于利用軟件的方式，即利用硬件描述語言 HDL 和 EDA 軟件來完成對系統(tǒng)硬件功能的實現。 CPLD(Complex Programmable Logic Device)，即復雜 可編程邏輯器件 ，是從 PAL 和GAL 器件發(fā)展出來的器件，相對而言規(guī)模 大，結構復雜，屬于 大規(guī)模集成電路 。它是一種用戶根據各自需要而自行構造邏輯功能的 數字集成電路 。其基本設計方法是借助集成開發(fā)軟件 平臺，用原理圖、硬件描述語言等方法，生成相應的目標文件，通過下載電纜（“在系統(tǒng) ” 編程 ）將代碼傳送到目標 芯片 中，實現 數字系統(tǒng) 的設計。 FPGA（ Field－ Programable Gate Array） ，即現場可編程門陣列，它是在 PAL、 GAL、CPLD 等可 編程器 件的基礎上進一步發(fā)展的產物。它是作為 專用集成電路 （ ASIC）領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可 編程器 件門電路數有限的缺點。 它們的特點是直接面向用戶，具有極強的靈活性和通用性，使用方便，硬件測試和實現快捷，開發(fā)效率高，成本低，上市時間短，工作可靠性好等。 FPGA 和 CPLD 的應用是 EDA技術有機融合硬件電子設計技術、 SOC 和 ASIC 設計，以及對自動設計與自動實現最典型的詮釋。 VHDL 的簡介 硬件描述語言發(fā)展至今已有幾十年的歷史，并已成功地應用到系統(tǒng)的仿真，驗證和設計綜合等方面。到 20 世紀 80 年代后期，已出現上百種硬件描述語言，它們對設計自動化起 了促進和推動作用。但是，它們大多針對特定設計領域，沒有統(tǒng)一的標準，從而使一般用戶難以使用。廣大用戶期盼一種面向設計的多層次，寬領域且得到一致認同的標準硬件語言。 80 年代后期有美國國防部開發(fā)的 VHDL 語言 (VHSIC Hardware Description Language)恰好滿足上述要求，并在 1987 年 12 月由 IEEE 標準化 VHDL（定為 IEEE std 10761987 標 5 準， 1993 年進一步修訂，被定為 ANSI/IEEE std 10761993 標準 ） 。 VHDL 語言的出現為電子設計自動化（ EDA） 的普及和推廣奠定了堅實的基礎。據 1991 年有關統(tǒng)計資料表明， VHDL語言已被廣大設計愛好者所接受，據稱已有 90%的設計者使用或即將使用 VHDL 語言設計