【正文】 萬(wàn)年歷的設(shè)計(jì)與實(shí)現(xiàn)論文萬(wàn)年歷的設(shè)計(jì)與實(shí)現(xiàn)摘要：本設(shè)計(jì)為一個(gè)多功能的萬(wàn)年歷，具有年、月、日、時(shí)、分、秒計(jì)數(shù)顯示功能，以24小時(shí)循環(huán)計(jì)數(shù)，具有校對(duì)功能。本設(shè)計(jì)采用EDA技術(shù)，以硬件描述語(yǔ)言verilog HDL和VHDL為系統(tǒng)邏輯描述手段設(shè)計(jì)文件，在Quartus II工具軟件環(huán)境下，采用自頂向下的設(shè)計(jì)方法，由各個(gè)基本模塊共同構(gòu)建了一個(gè)基于KH310開(kāi)發(fā)工具的萬(wàn)年歷。系統(tǒng)主芯片采用EP1C12Q240C8，由主程序和BCD模塊組成。經(jīng)編譯和仿真所設(shè)計(jì)的程序，在可編程邏輯器件上下載驗(yàn)證，本系統(tǒng)通過(guò)控制能夠完成年、月、日和時(shí)、分、秒的分別顯示，由按鍵輸入進(jìn)行數(shù)字鐘的校時(shí)、切換、掃描功能。關(guān)鍵字：VHDL Verilog HDL EDA 萬(wàn)年歷 目錄一、緒論.......................................................................1............................................................................................1 .........................................................................1............................................................................2................................................................................3二、EDA技術(shù)..............................................................4 EDA概述...........................................................................................4.......................................................................................4 EDA的特點(diǎn).......................................................................................5三、FPGA簡(jiǎn)介...........................................................7 FPGA概述.........................................................................................7 FPGA開(kāi)發(fā)編程原理.........................................................................7.................................................................................8 FPGA系統(tǒng)設(shè)計(jì)流程......................................................................10四、萬(wàn)年歷設(shè)計(jì)方案..................................................13..................................................................................13 實(shí)驗(yàn)程序........................................................................................13 實(shí)驗(yàn)連接........................................................................................34 實(shí)驗(yàn)仿真與實(shí)現(xiàn).............................................................................35五、實(shí)驗(yàn)結(jié)論與研究展望..........................................37..........................................................................................37..........................................................................................37致謝............................................................................38參考文獻(xiàn)....................................................................391內(nèi)蒙古大學(xué)鄂爾多斯學(xué)院11級(jí)自動(dòng)化專業(yè) 緒論1141內(nèi)蒙古大學(xué)鄂爾多斯學(xué)院11級(jí)自動(dòng)化專業(yè)20世紀(jì)末，數(shù)字電子技術(shù)飛速發(fā)展，有力的推動(dòng)了社會(huì)生產(chǎn)力的發(fā)展和社會(huì)信息化的提高。在其推動(dòng)下，數(shù)字技術(shù)的應(yīng)用已經(jīng)滲透到人類生活的各個(gè)方面。從計(jì)算機(jī)到手機(jī)，從數(shù)字電話到數(shù)字電視，從家用電器到軍用設(shè)備，從工業(yè)自動(dòng)化到航天技術(shù)，都盡可能的采用了數(shù)字電子技術(shù)。而現(xiàn)代電子設(shè)計(jì)技術(shù)的核心是EDA技術(shù)。 本設(shè)計(jì)采用的VHDL和Verilog HDL是兩種應(yīng)用最為廣泛硬件描述語(yǔ)言。前者具有很強(qiáng)大的功能，覆蓋面廣，描述能力強(qiáng)，支持門級(jí)電路的描述，也支持以寄存器、存儲(chǔ)器、總線及其運(yùn)算單元等構(gòu)成的寄存器傳輸級(jí)電路的描述，還支持以行為算法和結(jié)構(gòu)的混合描述為對(duì)象的系統(tǒng)級(jí)電路的描述。后者可以用來(lái)進(jìn)行各種層次的邏輯設(shè)計(jì)，也可以進(jìn)行數(shù)字系統(tǒng)的邏輯綜合、仿真驗(yàn)證和時(shí)序分析。而采用Verilog HDL進(jìn)行電路設(shè)計(jì)的最大優(yōu)點(diǎn)就是設(shè)計(jì)與工藝無(wú)關(guān)性。本設(shè)計(jì)將從EDA中FPGA嵌入式應(yīng)用開(kāi)發(fā)技術(shù)與數(shù)字鐘技術(shù)發(fā)展的客觀實(shí)際出發(fā)，通過(guò)對(duì)該技術(shù)發(fā)展?fàn)顩r的了解，以及課題本身的需要，指出研究基于FPGA的芯片系統(tǒng)與設(shè)計(jì)——萬(wàn)年歷的設(shè)計(jì)與實(shí)現(xiàn)的必要性。當(dāng)今電子產(chǎn)品正向功能多元化,體積最小化,功耗最低化的方向發(fā)展。它與傳統(tǒng)的電子產(chǎn)品在設(shè)計(jì)上的顯著區(qū)別師大量使用大規(guī)?？删幊踢壿嬈骷?，使產(chǎn)品的性能提高，體積縮小，功耗降低。同時(shí)廣泛運(yùn)用現(xiàn)代計(jì)算機(jī)技術(shù)，提高產(chǎn)品的自動(dòng)化程度和競(jìng)爭(zhēng)力，縮短研發(fā)周期。EDA技術(shù)正是為了適應(yīng)現(xiàn)代電子技術(shù)的要求，吸收眾多學(xué)科最新科技成果而形成的一門新技術(shù)。美國(guó)Altera公司的可編程邏輯器件采用全新的結(jié)構(gòu)和先進(jìn)的技術(shù)，加上MaxplusII(或最新的QUARTUS)開(kāi)發(fā)環(huán)境，更具有高性能，開(kāi)發(fā)周期短等特點(diǎn)，十分方便進(jìn)行電子產(chǎn)品的開(kāi)發(fā)和設(shè)計(jì)。EDA技術(shù)以大規(guī)?？删幊踢壿嬈骷樵O(shè)計(jì)載體，以硬件描述語(yǔ)言為系統(tǒng)邏輯描述主要表達(dá)方式，以計(jì)算機(jī)、大規(guī)?？删幊踢壿嬈骷拈_(kāi)發(fā)軟件及實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)為設(shè)計(jì)工具，通過(guò)有關(guān)的開(kāi)發(fā)軟件，自動(dòng)完成用軟件的方式設(shè)計(jì)的電子系統(tǒng)到硬件系統(tǒng)的邏輯編譯，邏輯化簡(jiǎn)，邏輯分割，邏輯映射，編程下載等工作。最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒囊婚T新技術(shù)。如今的時(shí)代是科技是第一生產(chǎn)力的時(shí)期。因此，新產(chǎn)品、新技術(shù)層出不窮，電子技術(shù)的發(fā)展更是日新月異。在這快速發(fā)展的年代，時(shí)間對(duì)人們來(lái)說(shuō)是越來(lái)越寶貴，在快節(jié)奏的生活時(shí)，人們往往忘記了時(shí)間，一旦遇到重要的事情而忘記了時(shí)間，這將會(huì)帶來(lái)很大的損失。因此我們需要一個(gè)定時(shí)系統(tǒng)來(lái)提醒這些忙碌的人。數(shù)字化的鐘表給人們帶來(lái)了極大的方便。近些年，隨著科技的發(fā)展和社會(huì)的進(jìn)步，人們對(duì)數(shù)字鐘的要求也越來(lái)越高，傳統(tǒng)的時(shí)鐘已不能滿足人們的需求。多功能，樣式新穎已經(jīng)成為數(shù)字鐘的發(fā)展潮流。 課題研究的內(nèi)容本設(shè)計(jì)主要研究基于FPGA的數(shù)字鐘，要求時(shí)間以24小時(shí)為一個(gè)周期,顯示年、月、日、時(shí)、分、秒，可以對(duì)年、月、日、時(shí)、分及秒進(jìn)行單獨(dú)校對(duì)，使其校正到標(biāo)準(zhǔn)時(shí)間。因此，研究數(shù)字鐘及擴(kuò)大其應(yīng)用，有著非?，F(xiàn)實(shí)的意義。二、EDA技術(shù) EDA概述EDA在通信行業(yè)（電信）里的另一個(gè)解釋是企業(yè)數(shù)據(jù)架構(gòu)，EDA給出了一個(gè)企業(yè)級(jí)的數(shù)據(jù)架構(gòu)的總體視圖，并按照電信企業(yè)的特征，進(jìn)行了框架和層級(jí)的劃分。 “EDA是電子設(shè)計(jì)自動(dòng)化（Electronic Design Automation）的縮寫，在20世紀(jì)60年代中期從計(jì)算機(jī)輔助設(shè)計(jì)（CAD）、計(jì)算機(jī)輔助制造（CAM）、計(jì)算機(jī)輔助測(cè)試（CAT）和計(jì)算機(jī)輔助工程（CAE）的概念發(fā)展而來(lái)的[1]?！?什么是EDA20世紀(jì)90年代，國(guó)際上電子和計(jì)算機(jī)技術(shù)較先進(jìn)的國(guó)家，一直在積極探索新的電子電路設(shè)計(jì)方法，并在設(shè)計(jì)方法、工具等方面進(jìn)行了徹底的變革，取得了巨大成功。在電子技術(shù)設(shè)計(jì)領(lǐng)域，可編程邏輯器件（如CPLD、FPGA）的應(yīng)用，已得到廣泛的普及，這些器件為數(shù)字系統(tǒng)的設(shè)計(jì)帶來(lái)了極大的靈活性。這些器件可以通過(guò)軟件編程而對(duì)其硬件結(jié)構(gòu)和工作方式進(jìn)行重構(gòu)，從而使得硬件的設(shè)計(jì)可以如同軟件設(shè)計(jì)那樣方便快捷。這一切極大地改變了傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)方法、設(shè)計(jì)過(guò)程和設(shè)計(jì)觀念，促進(jìn)了EDA技術(shù)的迅速發(fā)展。 EDA技術(shù)就是依靠功能強(qiáng)大的電子計(jì)算機(jī)，在EDA工具軟件平臺(tái)上，對(duì)以硬件描述語(yǔ)言HDL（Hardware Description Language）為系統(tǒng)邏輯描述手段完成設(shè)計(jì)文件，自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、仿真，直至下載到可編程邏輯器件CPLD/FPGA或?qū)Ｓ眉呻娐稟SIC(Application Specific Integrated Circuit)芯片中，實(shí)現(xiàn)既定的電子電路設(shè)計(jì)功能[1]。EDA技術(shù)使得電子電路設(shè)計(jì)者的工作僅限于利用硬件描述語(yǔ)言和EDA軟件平臺(tái)來(lái)完成對(duì)系統(tǒng)硬件功能的實(shí)現(xiàn)，極大地提高了設(shè)計(jì)效率，縮短了設(shè)計(jì)周期，節(jié)省了設(shè)計(jì)成本。 今天，EDA技術(shù)已經(jīng)成為電子設(shè)計(jì)的重要工具，無(wú)論是設(shè)計(jì)芯片還是設(shè)計(jì)系統(tǒng)，如果沒(méi)有EDA工具的支持，都將難以完成的。EDA工具已經(jīng)成為現(xiàn)代電路設(shè)計(jì)師的重要武器，正在發(fā)揮著