freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

機(jī)械儀表]基于vhdl的萬年歷設(shè)計(jì)-文庫吧

2025-10-13 18:53 本頁面


【正文】 數(shù)字系統(tǒng)。另外,眾多 CAD 廠商也紛紛使自己新開發(fā)的電子設(shè)計(jì)軟件與 VHDL 語言兼容。由此可見,使用 VHDL 語言來設(shè)計(jì)數(shù)字系統(tǒng)是電子設(shè)計(jì)技術(shù)的大勢所趨。 VHDL 的一個(gè)突出優(yōu)點(diǎn)是移植性強(qiáng)。因?yàn)樗且环N標(biāo)準(zhǔn)語言,故它的設(shè)計(jì)描述可以被不同的工具所支持。它可以從一個(gè)模擬工具移植到另一個(gè)模擬工具,從一個(gè)綜合工具移植到另一個(gè)綜合工具,從一個(gè)工作平臺移植到另一個(gè)工作平 臺去執(zhí)行。同時(shí),這意味著許多設(shè)計(jì)不必個(gè)個(gè)都從頭再來,只要在更高層次上把已有的模塊利用起來,就可以達(dá)到事半功倍的效果。此外, VHDL 本身的生命期長。因?yàn)?VHDL 的硬件描述與工藝技術(shù)無關(guān),不會因?yàn)楣に囎兓姑枋鲞^時(shí)。而與工藝技術(shù)有關(guān)的參數(shù)可通過 VHDL 提供的屬性加以描述,當(dāng)生產(chǎn)工藝改變時(shí),只需修改相應(yīng)程序中的屬性參數(shù)即可。 Quartus II 的簡介 Quartus II 是 Altera 公司 的綜合性 PLD/FPGA 開發(fā) 軟件 ,支持原理圖、 VHDL、VerilogHDL 以及 AHDL( Altera Hardware Description Language)等多種設(shè)計(jì)輸入形式,內(nèi)嵌自有的綜合器以及 仿真器 ,可以完成從設(shè)計(jì)輸入到硬件配置的完整 PLD 設(shè)計(jì)流程。 Quartus II 可以在 XP、 Linux 和 Unix 上使用,除了可以使用 Tcl 腳本 完成設(shè)計(jì)流程外,還提供了完善的用戶圖形界面設(shè)計(jì)方式。它具有運(yùn)行速度快,界面統(tǒng)一,功能集中,易學(xué)易用等特點(diǎn)。 Quartus II 支持 Altera 的 IP 核,包含了 LPM/MegaFunction 宏功能模塊庫,使用戶可以充分利用成熟的模塊,簡化了設(shè)計(jì)的復(fù)雜性、加快了設(shè)計(jì)速度。除此,對第三方 EDA 工具的良好支持也使用戶可以在設(shè)計(jì)流程的各個(gè)階段使用熟悉的第三方 EDA工具。此 外, Quartus II 通過和 DSP Builder 工具與 Matlab/Simulink 相結(jié)合 ,可以方便地實(shí)現(xiàn)各種 DSP 應(yīng)用系統(tǒng)和支持 Altera 的片上可編程系統(tǒng)( SOPC)開發(fā)??傊?, Quartus II 集系統(tǒng)級設(shè)計(jì)、 嵌入式軟件開發(fā) 、可編程 邏輯設(shè)計(jì) 于一體,是一種綜合性的開發(fā)平臺。 6 第 2 章 系統(tǒng)設(shè)計(jì) 設(shè)計(jì)思想 本設(shè)計(jì)是基于 VHDL 語言的萬年歷設(shè)計(jì)。在設(shè)計(jì)中,采用模塊化的設(shè)計(jì)思想實(shí)現(xiàn)萬年歷的設(shè)計(jì)。根據(jù)萬年歷的預(yù)定功能,將萬年歷分為計(jì)時(shí)模塊、顯示及顯示方式切換模塊,校時(shí)模塊。 計(jì)時(shí)模塊又包含了秒、分、時(shí)、日、月、年模塊。其中,秒和分都采用 60 進(jìn)制計(jì)數(shù)器,時(shí)采用 24 進(jìn)制計(jì)數(shù)器,月采用 12 進(jìn)制計(jì)數(shù)器,年高位和年低位都采用 100 進(jìn)制計(jì)數(shù)器(高位計(jì)數(shù)器可不需要進(jìn)位輸出)。在所有計(jì)數(shù)器進(jìn)制設(shè)定方面,比較特別的是日計(jì)數(shù)器進(jìn)制的設(shè)定,因?yàn)樗兴姆N不同的情況,若為大月( 12)則為 31進(jìn)制計(jì)數(shù)器,若為小月( 11),則為 30 進(jìn)制計(jì)數(shù)器,若為閏年的 2 月,則為 29進(jìn)制計(jì)數(shù)器,若為平年的 2 月份,則為 28 進(jìn)制的計(jì)數(shù)器。因此,在年計(jì)數(shù)器中,需要判斷其是否為閏年,并將此信號引入月計(jì)時(shí)器中,配合月份輸出判斷信號,再將此判斷信號引入日計(jì)數(shù)器模塊。根據(jù)設(shè)計(jì)要求,判斷信號需分為 4 中,分別代表大月,小月,平年的2 月,閏年的 2 月。此外,每個(gè)計(jì)數(shù)器(除年高位計(jì)數(shù)器)都應(yīng)該有進(jìn)位輸出端,每個(gè)計(jì)數(shù)器都有顯示輸出端,低位計(jì)數(shù)器的進(jìn)位輸出要作為高位計(jì)數(shù)器的脈沖輸入,比如秒計(jì)數(shù)器的進(jìn)位輸出 作為分計(jì)數(shù)器的脈沖輸入,而分計(jì)數(shù)器的進(jìn)位輸出作為時(shí)計(jì)數(shù)器的脈沖輸入,以此類推。 計(jì)時(shí)功能僅僅是萬年歷的基本功能,若要實(shí)現(xiàn)校時(shí)功能,則必須包含校時(shí)模塊,本設(shè)計(jì)中校時(shí)模塊主要通過兩個(gè)按鍵來實(shí)現(xiàn)。校時(shí)模塊使系統(tǒng)具有 7 種工作方式,分別為正常計(jì)時(shí)、校分、校時(shí)、校日、校月、校年低位、年高位的工作方式。在設(shè)計(jì)中,通過按鍵 K1來選擇工作方式,若按一下按鍵,則進(jìn)入校分的工作方式,且在校分時(shí)秒計(jì)數(shù)器不正常工作,即秒的進(jìn)位輸出不作為分的輸入。若再按一次按鍵則進(jìn)入校時(shí)的工作方式,在進(jìn)入校時(shí)工作方式時(shí),秒計(jì)數(shù)器和分計(jì)數(shù)器正常 工作,以此類推,按 K1 按鍵 6 次后則進(jìn)入校年高位的工作方式,在進(jìn)入校年高位工作方式時(shí),秒計(jì)數(shù)器、分計(jì)數(shù)器、日計(jì)數(shù)器和月計(jì)數(shù)器均正常工作,避免在校對年高位時(shí)影響其他時(shí)間位的正確性。若在進(jìn)入校年高位的工作方式時(shí),再按 K1 鍵,則再次進(jìn)入正常計(jì)時(shí)。此外,利用 LED 燈 1 至 LED 燈 6 作為顯示工作方式的指示燈,如,正常計(jì)時(shí)時(shí) LED 燈 1 至 LED 燈 6 都不亮,進(jìn)入校分的工作方式時(shí),LED 燈 1 亮,其余都不亮,以此類推,進(jìn)入校年高位的工作方式時(shí), LED 燈 6 亮,其余都不亮,而通過這些 LED 燈,可以方便地觀察到目前系統(tǒng)所處的工作方式。此 外,通過按鍵K2 來改變各個(gè)計(jì)數(shù)器的值,當(dāng)檢測到按下 K2 按鍵時(shí),對應(yīng)的計(jì)數(shù)器則加 1。例如,目前 7 系統(tǒng)處于 2020 年 4 月 20 日 18 點(diǎn) 57 分 23 秒時(shí),而真正的時(shí)間為 19 時(shí)整,則可以先按 K1按鍵 1 下,進(jìn)入校分的工作方式,則再按 K2按鍵 3 下,使分計(jì)數(shù)器加 3,再按下 K2 鍵,進(jìn)入校時(shí)工作方式,再按下 K2 即可實(shí)現(xiàn)。最后,萬年歷不僅要正確計(jì)時(shí),而且要顯示時(shí)間,而本設(shè)計(jì)中顯示方式有兩種,一種是時(shí)分秒的顯示方式,另一種則是年月日的顯示方式,因此,設(shè)計(jì)中需增加顯示及顯示方式切換模塊。在設(shè)計(jì)中,顯示方式的輪流切換通過按鍵 K3 來實(shí)現(xiàn),若 按偶數(shù)次 K3,則顯示方式為時(shí)分秒;若按奇數(shù)次 K3,則顯示方式為年月日。此外,利用 LED 燈 8 作為顯示方式的指示燈,當(dāng)處于時(shí)分秒的顯示方式時(shí), LED 燈8 不亮,否則 LED 燈 8 亮。 設(shè)計(jì)原理圖 萬年歷的設(shè)計(jì)原理圖如圖 所示: 圖 萬年歷設(shè)計(jì)原理圖 萬年歷由 計(jì)時(shí)模塊,顯示及顯示方式切換模塊,校時(shí)模塊組成。計(jì)時(shí)模塊由秒、分、時(shí)、日、月、年計(jì)數(shù)器實(shí)現(xiàn)。顯示方式切換功能由 K3 實(shí)現(xiàn),校時(shí)功能由 K K2 實(shí)現(xiàn)。顯示功能由數(shù)碼管和譯碼器組實(shí)現(xiàn),譯碼器的輸入端為 D、 C、 B、 A,各個(gè)計(jì)數(shù)器的輸出作為譯碼器的輸入, 7 段譯碼器有 7 個(gè)輸出端,分別接到數(shù)碼管的 7 個(gè)顯示輸入端: a、 b、 c、d、 e、 f 和 g,從而使數(shù)碼管顯示相應(yīng)的數(shù)字,進(jìn)而實(shí)現(xiàn)顯示功能。 7 段數(shù)碼管 譯碼驅(qū)動 年千位計(jì)數(shù)器 年百位計(jì)數(shù)器 年 /時(shí)十位計(jì)數(shù)器 年 /時(shí)個(gè)位計(jì)數(shù)器 月 /分十位計(jì)數(shù)器 月 /分個(gè)位計(jì)數(shù)器 日 /秒十位計(jì)數(shù)器 日 /秒個(gè)位計(jì)數(shù)器 校時(shí)模塊,顯示方式切換模塊 k1,k2,k3 1Hz 7 段數(shù)碼管 7 段數(shù)碼管 7 段數(shù)碼管 7 段數(shù)碼管 7 段數(shù)碼管 7 段數(shù)碼管 7 段數(shù)碼管 8 設(shè)計(jì)流程圖 萬年歷的設(shè)計(jì)流程圖如圖 所示: 圖 設(shè)計(jì)流程圖 程序下載后,上電各個(gè)計(jì)數(shù)器開始計(jì)時(shí),并將進(jìn)位輸出作為后一計(jì)數(shù)器的時(shí)鐘觸發(fā)輸入,實(shí)現(xiàn)各計(jì)數(shù)器之間的連接。 K K2 為校時(shí)控制輸入端,檢測到 K1 上升沿,使系統(tǒng)進(jìn)入不同的工作狀態(tài),通過檢測 K2 上升沿的到來,使相應(yīng)的計(jì)數(shù)器的值增加 1,從而實(shí)現(xiàn)校時(shí)功能。此外,通過 K3 來控制顯示方式,按偶數(shù)次 K3,顯示方式為時(shí)分秒,按奇數(shù)次為年月日。 開始 秒計(jì)時(shí) 分計(jì)時(shí) 時(shí)計(jì)時(shí) 日計(jì)時(shí) 月計(jì)時(shí) 年計(jì)時(shí) K3 按偶數(shù)次 Y N 時(shí)分秒顯示 年月日顯示 校時(shí)模塊 閏年 Y N 9 第 3 章 模塊分析 計(jì)數(shù)器模塊分 析 秒和分計(jì)數(shù)器模塊 秒和分計(jì)數(shù)器模塊都為 60 進(jìn)制計(jì)數(shù)器,源程序如下: LIBRARY IEEE USE 。 USE 。 ENTITY t_60m IS PORT(clk:IN STD_LOGIC。 q1,q2:OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。 c:OUT STD_LOGIC)。 END ENTITY t_60m。 ARCHITECTURE rt_1 OF t_60m IS SIGNAL q11,q22:STD_LOGIC_VECTOR(3 DOWNTO 0)。 BEGIN PROCESS(clk) BEGIN IF clk39。EVENT AND clk=39。139。 THEN q11=q11+39。139。 IF q11=9 AND q22/=5 THEN q11=0000。q22=q22+39。139。 END IF。 IF q22=5 AND q11=9 THEN q22=0000。q11=0000。c=39。139。 ELSE c=39。039。 END IF。 END IF。 END PROCESS。 10 q1=q11。q2=q22。 END ARCHITECTURE rt_1。 秒計(jì)數(shù)器的波形仿真如圖 所示: 圖 秒計(jì)數(shù)器仿真圖 如圖 所示,當(dāng)秒計(jì)數(shù)器計(jì)數(shù)至 59 時(shí),等待至 clk 信號下一個(gè)脈沖上升沿到來時(shí),進(jìn)位輸出 c 產(chǎn)生一個(gè)輸出脈沖,同時(shí)秒計(jì)數(shù)器再次從 0 開始計(jì)數(shù),故設(shè)計(jì)正確。 時(shí)計(jì)數(shù)器模塊 時(shí)計(jì)數(shù)器模塊為 24 進(jìn)制計(jì)數(shù)器,源程序如下: LIBRARY IEEE。 USE 。 USE 。 ENTITY t_24 IS PORT(clk:IN STD_LOGIC。 q1,q2:OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。 c:OUT STD_LOGIC)。 END ENTITY t_24。 ARCHITECTURE rt_1 OF t_24 IS SIGNAL q11,q22:STD_LOGIC_VECTOR(3 DOWNTO 0)。 BEGIN 11 PROCESS(clk) BEGIN IF clk39。EVENT AND clk=39。139。 THEN q11=q11+39。139。 IF q11=9 THEN q11=0000。q22=q22+39。139。 END IF。 IF q22=2 AND q11=3 THEN q22=0000。q11=0000。c=39。139。 ELSE c=39。039。 END IF。 END IF。 END PROCESS。 q1=q11。q2=q22。 END ARCHITECTURE rt_1。 時(shí)計(jì)數(shù)器的波形仿真如圖 所示 : 圖 時(shí)計(jì)數(shù)器仿真圖 如圖 所示,當(dāng)時(shí)計(jì)數(shù)器計(jì)數(shù)至 23 時(shí),等待至 clk 信號下一個(gè)脈沖上升沿到來時(shí),進(jìn)位輸出 c 產(chǎn)生一個(gè)輸出脈沖,同是時(shí)計(jì)數(shù)器再次從 0 開始計(jì)數(shù),故設(shè)計(jì)正確。 12 日計(jì)數(shù)器模塊 日計(jì)數(shù)器模塊是比較特別的,因?yàn)樗倪M(jìn)制設(shè)定有四種不同的情況,若該月為大月( 12)日計(jì)數(shù)器 計(jì)數(shù)至 31 時(shí)才產(chǎn)生進(jìn)位信號。若為該月小月( 11),日計(jì)數(shù)器計(jì)數(shù)至 30 時(shí)就產(chǎn)生進(jìn)位信號。若該月為閏年的 2 月,日計(jì)數(shù)器計(jì)數(shù)至 29時(shí)就產(chǎn)生進(jìn)位信號。若該月為平年的 2 月份,日計(jì)數(shù)器計(jì)數(shù)至 28 時(shí)就產(chǎn)生進(jìn)位信號。所以 ,在日計(jì)數(shù)器中需要輸入判斷信號,該判斷信號可用 2 位 2 進(jìn)制表示,若判斷信號為 00,則日計(jì)數(shù)器為 31 進(jìn)制計(jì)數(shù)器;若判斷信號為 01,則日計(jì)數(shù)器為 30 進(jìn)制計(jì)數(shù)器;若判斷信號為 10,則日計(jì)數(shù)器為 28 進(jìn)制計(jì)數(shù)器;若判斷信號為 11,則日計(jì)數(shù)器為 29 進(jìn)制計(jì)數(shù)器。該判
點(diǎn)擊復(fù)制文檔內(nèi)容
環(huán)評公示相關(guān)推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號-1