【正文】 中不必如 IEEE 庫那樣以顯式表達(dá)出來。 第 3章 VHDL程序結(jié)構(gòu) ? (3) WORK庫 ? WORK 庫是用戶的 VHDL 設(shè)計(jì)的現(xiàn)行工作庫，用于存放用戶設(shè)計(jì)和定義的一些設(shè)計(jì)單元和程序包。因而是用戶的臨時(shí)倉庫，用戶設(shè)計(jì)項(xiàng)目的成品、半成品模塊，以及先期已設(shè)計(jì)好的元件都放在其中。 WORK 庫自動(dòng)滿足 VHDL 語言標(biāo)準(zhǔn)，在實(shí)際調(diào)用中，也不必以顯式預(yù)先說明。 第 3章 VHDL程序結(jié)構(gòu) ? (4) VITAL庫 ? 使用 VITAL 庫，可以提高 VHDL 門級(jí)時(shí)序模擬的精度，因而只在 VHDL 仿真器中使用。庫中包含時(shí)序程序包 VITAL_TIMING 和 ITAL_PRIMITIVES VITAL 程序包已經(jīng)成為 IEEE 標(biāo)準(zhǔn)，在當(dāng)前的 VHDL 仿真器的庫中 VITAL 庫中的程序包都已經(jīng)并到 IEEE庫中。實(shí)際上 由于各 FPGA/CPLD生產(chǎn)廠商的適配工具，都能為各自的芯片生成帶時(shí)序信息的 VHDL 門級(jí)網(wǎng)表。用 VHDL 仿真器仿真該網(wǎng)表可以得到非常精確的時(shí)序仿真結(jié)果 因此，基于實(shí)用的觀點(diǎn)，在 FPGA/CPLD 設(shè)計(jì)開發(fā)過程中 一般并不需要 VITAL庫中的程序包。 第 3章 VHDL程序結(jié)構(gòu) ? 2 庫的用法 ? 在 VHDL 語言中，庫的說明語句總是放在實(shí)體單元前面，這樣，在設(shè)計(jì)實(shí)體內(nèi)的語句就可以使用庫中的數(shù)據(jù)和文件。由此可見，庫的用處在于使設(shè)計(jì)者可以共享已經(jīng)編譯過的設(shè)計(jì)成果 VHDL 允許在一個(gè)設(shè)計(jì)實(shí)體中同時(shí)打開多個(gè)不同的庫 但庫之間必須是相互獨(dú)立的。 ? 例： ? LIBRARY IEEE 。 ? USE 。 ? USE 。 ? 表示打開 IEEE 庫，再打開此庫中的 STD_LOGIC_1164 程序包和 STD_LOGIC_UNSIGNED程序包的所有內(nèi)容。 第 3章 VHDL程序結(jié)構(gòu) ? 對(duì)于必須以顯式表達(dá)的庫及其程序包的語言表達(dá)式應(yīng)放在每一項(xiàng)設(shè)計(jì)實(shí)體最前面成為這項(xiàng)設(shè)計(jì)的最高層次的設(shè)計(jì)單元，庫語句一般必須與 USE 語句同用，庫語句關(guān)鍵詞 LIBRARY 指明所使用的庫名， USE 語句指明庫中的程序包。一旦說明了庫和程序包，整個(gè)設(shè)計(jì)實(shí)體都可進(jìn)入訪問或調(diào)用，但其作用范圍僅限于所說明的設(shè)計(jì)實(shí)體。 VHDL 要求一項(xiàng)含有多個(gè)設(shè)計(jì)實(shí)體的更大的系統(tǒng)中，每一個(gè)設(shè)計(jì)實(shí)體都必須有自己完整的庫說明語句和 USE語句。 第 3章 VHDL程序結(jié)構(gòu) ? USE語句的使用有兩種常用格式： ? USE 庫名 .程序包名 .項(xiàng)目名 ； ? USE 庫名 .程序包名 .ALL； ? 第一語句格式的作用是，向本設(shè)計(jì)實(shí)體開放指定庫中的特定程序包內(nèi)所選定的項(xiàng)目。 ? 第二語句格式的作用是，向本設(shè)計(jì)實(shí)體開放指定庫中的特定程序包內(nèi)所有的內(nèi)容。 ? 例如： USE 。 ? 表明打開 IEEE 庫中的 STD_LOGIC_1164 程序包，并使程序包中所有的公共資源對(duì)于本語句后面的 VHDL 設(shè)計(jì)實(shí)體程序全部開放，即該語句后的程序可任意使用程序包中的公共資源 。 第 3章 VHDL程序結(jié)構(gòu) ? 程序包 PACKAGE ? 已在設(shè)計(jì)實(shí)體中定義的數(shù)據(jù)類型，子程序或數(shù)據(jù)對(duì)象對(duì)于其它設(shè)計(jì)實(shí)體是不可用的或者說是不可見的。為了使已定義的常數(shù)、數(shù)據(jù)類型、元件調(diào)用說明以及子程序能被更多的 VHDL 設(shè)計(jì)實(shí)體方便地訪問和共享，可以將它們收集在一個(gè) VHDL 程序包中。多個(gè)程序包可以并入一個(gè) VHDL 庫中，使之適用于更一般的訪問和調(diào)用范圍。這一點(diǎn)對(duì)于大系統(tǒng)開發(fā)，多個(gè)或多組開發(fā)人員同步并行工作顯得尤為重要。 第 3章 VHDL程序結(jié)構(gòu) ? 程序包的內(nèi)容主要由如下四種基本結(jié)構(gòu)組成，因此一個(gè)程序包中至少應(yīng)包含以下結(jié)構(gòu)中的一種。 ? (1) 常數(shù)說明 ,在程序包中的常數(shù)說明結(jié)構(gòu)主要用于預(yù)定義系統(tǒng)的寬度，如數(shù)據(jù)總線通道的寬度。 ? (2) VHDL 數(shù)據(jù)類型說明，主要用于在整個(gè)設(shè)計(jì)中通用的數(shù)據(jù)類型 ,例如通用的地址總線數(shù)據(jù)類型定義等。 ? (3) 元件定義，元件定義主要規(guī)定在 VHDL 設(shè)計(jì)中參與文件例化的文件 已完成的設(shè)計(jì)實(shí)體 對(duì)外的接口界面。 ? (4) 子程序，并入程序包的子程序有利于在設(shè)計(jì)中任一處進(jìn)行方便地調(diào)用。 第 3章 VHDL程序結(jié)構(gòu) ? 通常程序包中的內(nèi)容應(yīng)具有更大的適用面和良好的獨(dú)立性，以供各種不同設(shè)計(jì)需求的調(diào)用，如 STD_LOGIC_1164程序包定義的數(shù)據(jù)類型STD_LOGIC 和 STD_LOGIC_VECTOR ? 一旦定義了一個(gè)程序包，各種獨(dú)立的設(shè)計(jì)就能方便地調(diào)用。 第 3章 VHDL程序結(jié)構(gòu) ? 定義程序包的一般語句結(jié)構(gòu)如下 ? PACKAGE 程序包名 IS 程序包首 ? 程序包首說明部分 ? END 程序包名； ? PACKAGE BODY 程序包名 IS 程序包體 ? 程序包體說明部分以及包體內(nèi) ? END 程序包名； 第 3章 VHDL程序結(jié)構(gòu) ? 1. 程序包首 ? 程序包首的說明部分可收集多個(gè)不同的 VHDL 設(shè)計(jì)所需的公共信息，其中包括數(shù)據(jù)類型說明 信號(hào)說明 子程序說明及元件說明等。所有這些信息雖然也可以在每一個(gè)設(shè)計(jì)實(shí)體中進(jìn)行逐一單獨(dú)的定義和說明，但如果將這些經(jīng)常用到的 并具有一般性的說明定義放在程序包中供隨時(shí)調(diào)用，顯然可以提高設(shè)計(jì)的效率和程序的可讀性。 ? PACKAGE seven IS ? SUBTYPE segments is BIT_VECTOR(0 TO 6) 。 ? TYPE bcd IS RANGE 0 TO 9 。 ? END seven 。 ? USE 。 ? ENTITY decoder IS ? PORT (input: bcd。 drive : out segments) 。 ? END decoder 。 ? ARCHITECTURE simple OF decoder IS ? BEGIN ? WITH input SELECT ? drive = B1111110 WHEN 0 , ? B0110000 WHEN 1 , ? B1101101 WHEN 2 , ? B1111001 WHEN 3 , ? B0110011 WHEN 4 , ? B1011011 WHEN 5 , ? B1011111 WHEN 6 , ? B1110000 WHEN 7 , ? B1111111 WHEN 8 , ? B1111011 WHEN 9 , ? B0000000 WHEN OTHERS 。 ? END simple 。 第 3章 VHDL程序結(jié)構(gòu) ? 2. 程序包體 ? 程序包體將包括在程序包首中已定義的子程序的子程序體。程序包體說明部分的組成內(nèi)容可以是 USE 語句(允許對(duì)其它程序包的調(diào)用 )、子程序定義、子程序體、數(shù)據(jù)類型說明、子類型說明和常數(shù)說明等。對(duì)于沒有具體子程序說明的程序包體可以省去。 ? 如果僅僅是定義數(shù)據(jù)類型或定義數(shù)據(jù)對(duì)象等內(nèi)容，程序包體是不必要的。程序包首可以獨(dú)立地被使用，但在程序包中若有子程序說明時(shí)，則必須有對(duì)應(yīng)的子程序包體，這時(shí)，子程序體必須放在程序包體中。 第 3章 VHDL程序結(jié)構(gòu) ? 常用的預(yù)定義的程序包有： ? (1) STD_LOGIC_1164程序包 ? 包含了一些數(shù)據(jù)類型 子類型和函數(shù)的定義 這些定義將 VHDL 擴(kuò)展為一個(gè)能描述多值邏輯 (即除具有 0 和 1 以外還有其它的邏輯量 ,如高阻態(tài) Z 不定態(tài) X 等 )的硬件描述語言。 ? (2) STD_LOGIC_ARITH程序包 ? 此程序包在 STD_LOGIC_1164 程序包的基礎(chǔ)上擴(kuò)展了三個(gè)數(shù)據(jù)類型 UNSIGNED、 SIGNED 和 SMALL_INT 并為其定義了相關(guān)的算術(shù)運(yùn)算符和轉(zhuǎn)換函數(shù)。 ? (3) STD_LOGIC_UNSIGNED和 STD_LOGIC_SIGNED程序包 ? 重載了可用于 INTEGER 型及 STD_LOGIC和 STD_LOGIC_VECTOR 型混合運(yùn)算的運(yùn)算符，并定義了一個(gè)由 STD_LOGIC_VECTOR型到 INTEGER 型的轉(zhuǎn)換函數(shù)。 ? (4) STANDARD和 TEXTIO程序包 第 3章 VHDL程序結(jié)構(gòu) ? 配置 (CONFIGURATION) ? 配置可以把特定的結(jié)構(gòu)體關(guān)聯(lián)到 (指定給 )一個(gè)確定的實(shí)體 . ? 配置語句的一般格式如下 ? CONFIGURATION 配置名 OF 實(shí)體名 IS ? 配置說明 ? END 配置名 。 第 3章 VHDL程序結(jié)構(gòu) ? 配置主要為頂層設(shè)計(jì)實(shí)體指定結(jié)構(gòu)體，或?yàn)閰⑴c例化的元件實(shí)體指定所希望的結(jié)構(gòu)體，以層次方式來對(duì)元件例化作結(jié)構(gòu)配置。 ? LIBRARY IEEEE 。 ? USE 。 ? ENTITY nand IS ? PORT (a : IN STD_LOGIC 。 ? b : IN STD_LOGIC 。 ? c : OUT STD_LOGIC ) 。 ? END ENTITY nand 。 ? ARCHITECTURE one OF nand IS ? BEGIN ? c = NOT (a AND b) 。 ? END ARCHITECTURE one 。 ? ARCHITECTURE two OF nand IS ? BEGIN ? c = ‘1’ WHEN (a = ‘0’) AND (b = ‘0’) ELSE ? ‘1’ WHEN (a = ‘0’)AND(b = ‘1’) ELSE ? ‘1’ WHEN (a = ‘1’)AND(b = ‘0’) ELSE ? ‘0’ WHEN (a = ‘1’)AND(b = ‘1’) ELSE ? ‘0’ 。 ? END ARCHITECTURE two ? CONFIGURATION second OF nand IS ? FOR two ? END FOR ? END second 。 ? CONFIGURATION first OF nand IS ? FOR one ? END FOR； ? END first 。 ? LIBRARY LEEE。 ? USE 。 ? ENTITY rs1 IS ? PORT ( r : IN STD_LOGIC 。 ? s : IN STD_LOGIC 。 ? q : OUT STD_LOGIC 。 ? qf : OUT STD_LOGIC 。 ? END rs1 。 ? ARCHITECTURE rsf OF rs1 IS ? COMPONENT nand ? PORT ( a : IN STD_LOGIC 。 ? b : IN STD_LOGIC 。 ? c : OUT STD_LOGIC 。 ? END COMPONENT 。 ? BEGIN ? U1: nand PORT MAP ( a = s, b = qf, c = q ) 。 ? U2: nand PORT MAP ( a = q, b = r, c = qf ) 。 ? END rsf 。 ? CONFIGURATION sel OF rs1 IS ? FOR rsf ? FOR u1, u2 : nand ? USE ENTITY ( two ) 。 ? END FOR ? END FOR ? END sel 。 謝謝觀看 /歡迎下載 BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES. BY FAITH I BY FAITH