【正文】 ... ? END。 用在賦值語句中的并行函數(shù)調(diào)用語句 ? PROCESS(dat3,dat4) ? BEGIN ? out2 = max(dat3,dat4)。 ? END。 結(jié)束 FUNCTION語句 ? END。 ? END IF。 ? 程序 317 ? PACKAGE packexp IS 定義程序包 ? FUNCTION max( a,b IN STD_LOGIC_VECTOR) 定義函數(shù)首 ? RETURN STD_LOGIC_VECTOR ? FUNCTION func1 ( a ,b ,c : REAL ) 定義函數(shù)首 ? RETURN REAL ? FUNCTION * ( a ,b : INTEGER ) 定義函數(shù)首 ? RETURN INTEGER ? FUNCTION as2 (SIGNAL in1 ,in2 : REAL ) 定義函數(shù)首 ? RETURN REAL ? END ? PACKAGE BODY packexp IS ? FUNCTION max( a,b IN STD_LOGIC_VECTOR) 定義函數(shù)體 ? RETURN STD_LOGIC_VECTOR IS ? BEGIN ? IF a b THEN RETURN a。 第 3章 VHDL程序結(jié)構(gòu) ? 1. 函數(shù)首 ? 函數(shù)首是由函數(shù)名、參數(shù)表和返回值的數(shù)據(jù)類型三部分組成的。 ? 函數(shù)定義應由兩部分組成，即函數(shù)首和函數(shù)體。因此，在實用中 要密切關(guān)注和嚴格控制子程序的調(diào)用次數(shù)。 ? 過程一般被看作一種語句結(jié)構(gòu) 常在結(jié)構(gòu)體或進程中以分散的形式存在 而函數(shù)通常是表達式的一部分 常在賦值語句或表達式中使用。 ? 過程的調(diào)用可通過其界面提供多個返回值，或不提供任何值 而函數(shù)只能返回一個值。 第 3章 VHDL程序結(jié)構(gòu) ? VHDL 子程序具有可重載性的特點，即允許有許多重名的子程序，但這些子程序的參數(shù)類型及返回值數(shù)據(jù)類型是不同的，子程序的可重載性是一個非常有用的特性。子程序可以在 VHDL程序的 3個不同位置進行定義。否則，當沒有被包括在敏感信號表中的信號發(fā)生變化時 進程中的輸出信號不能按照組合邏輯的要求得到即時的新的信號 VHDL 綜合器將會給出錯誤判斷 將誤判為設(shè)計者有存儲數(shù)據(jù)的意圖 即判斷為時序電路 這時綜合器將會為對應的輸出信號引入一個保存原值的鎖存器，這樣就打破了設(shè)計組合進程的初衷 在實際電路中 這類 組合進程 的運行速度 邏輯資源效率和工作可靠性都將受到不良影響。這兩種類型的進程設(shè)計必須密切注意 VHDL 語句應用的特殊方面，這在多進程的狀態(tài)機的設(shè)計中，各進程有明確分工。 ? (6) 進程是 VHDL 重要的建模工具 與 BLOCK 語句不同的一個重要方面是，進程結(jié)構(gòu)不但為綜合器所支持 而且進程的建模方式將直接影響仿真和綜合結(jié)果。如果一個進程對一個信號集合總是敏感的 那么 我們可以使用敏感表來指定進程的敏感信號 但是 在一個使用了敏感表的進程 或者由該進程所調(diào)用的子程序 中不能含有任何等待語句。這就是說，進程既可以通過敏感信號的變化來啟動 也可以由滿足條件的 WAIT 語句而激活。 第 3章 VHDL程序結(jié)構(gòu) ? (3) 雖然同一結(jié)構(gòu)體中的不同進程是并行運行的，但同一進程中的邏輯描述語句則是順序運行的，因而在進程中只能設(shè)置順序語句。從綜合結(jié)果來看，甚至與 PROCESS 語法結(jié)構(gòu)中的順序語句的多少都沒有關(guān)系，其執(zhí)行時間從行為仿真的角度看只有一個， VHDL 模擬器的最小分辯時間，即一個 d 時間，但從綜合和硬件運行的角度看，其執(zhí)行時間是 0，這與信號的傳輸延時無關(guān) 與被執(zhí)行的語句的實現(xiàn)時間也無關(guān)，即在同一 PROCESS 中 10 條語句和 1000 條語句的執(zhí)行時間是一樣的。它的返回是自動的，進程只有兩種運行狀態(tài)，即執(zhí)行狀態(tài)和等待狀態(tài) 進程是否進入執(zhí)行狀態(tài) 取決于是否滿足特定的條件，如敏感變量是否發(fā)生變化 如果滿足條件 即進入執(zhí)行狀態(tài) 當遇到 END PROCESS 語句后即停止執(zhí)行自動返回到起始語句PROCESS 進入等待狀態(tài)。 ? 3 基于最終實現(xiàn)的硬件電路的運行方。 第 3章 VHDL程序結(jié)構(gòu) ? 3. 進程要點 ? 從設(shè)計者的認識角度看 VHDL 程序與普通軟件語言構(gòu)成的程序有很大的不同 ,普通軟件語言中的語句的執(zhí)行方式和功能實現(xiàn)十分具體和直觀， 編程中，幾乎可以立即作出判斷， 但 VHLD程序，特別是進程結(jié)構(gòu)，設(shè)計者應當從三個方面去判斷它的功能和執(zhí)行情況 ? 1 基于 CPU的純軟件的行為仿真運行方式。 ? WHEN s4 = output = s1 。 ? WHEN s2 = output = s3 。139。 第 3章 VHDL程序結(jié)構(gòu) ? 程序 315 ? ARCHITECURE s_mode OF stat IS ? BEGIN ? p1 PROCESS ? BEGIN ? WAIT UNTIL clock 。 ? . 進程跳出語句，包括 NEXT 語句、 EXIT 語句、用于控制進程的運行方向。 ? . 子程序調(diào)用語句 對已定義的過程和函數(shù)進行調(diào)用，并參與計算。 ? . 變量賦值語句 即在進程中以變量 (VARIABLE) 的形式存儲計算的中間值。 ? (1) 進程說明部分主要定義一些局部量 可包括數(shù)據(jù)類型、常數(shù)、變量、屬性、子程序等，但需注意，在進程說明部分中不允許定義信號和共享變量。 ? PROCESS 語句必須以語句 END PROCESS [進程標號 ] 結(jié)尾 對于目前常用的綜合器來說 其中進程標號不是必須的，敏感表旁的 [IS]也不是必須的。 第 3章 VHDL程序結(jié)構(gòu) ? 一個結(jié)構(gòu)體中可以含有多個 PROCESS 結(jié)構(gòu)，每一 PROCESS 結(jié)構(gòu)對于其敏感信號參數(shù)表中定義的任一敏感參量的變化，每個進程可以在任何時刻被激活或者稱為啟動。這個行為由進程語句中的順序語句定義，行為的結(jié)果可以賦給信號，并通過信號被其它的 PROCESS 或 BLOCK 讀取或賦值。 第 3章 VHDL程序結(jié)構(gòu) ? 順序描述語句部分是一段順序執(zhí)行的語句，描述該進程的行為。 第 3章 VHDL程序結(jié)構(gòu) ? 1. PROCESS語句格式 ? PROCESS 語句的表達格式如下 ? [進程標號 ] PROCESS [ ( 敏感信號參數(shù)表 ) ] [IS] ? [進程說明部分 ] ? BEGIN ? 順序描述語句 ? END PROCESS [進程標號 ] ? 每一個 PROCESS 語句結(jié)構(gòu)可以賦予一個進程標號，但這個標號不是必需的。 第 3章 VHDL程序結(jié)構(gòu) ? PROCESS 結(jié)構(gòu)中的順序語句，及其所謂的順序執(zhí)行過程只是相對于計算機中的軟件行為仿真的模擬過程而言的，這個過程與硬件結(jié)構(gòu)中實現(xiàn)的對應的邏輯行為是不相同的。 ? 語句運行的順序是同程序語句書寫的順序相一致的。 第 3章 VHDL程序結(jié)構(gòu) ? 進程 (PROCESS) ? PROCESS 語句結(jié)構(gòu)包含了一個代表著設(shè)計實體中部分邏輯行為的、獨立的順序語句描述的進程。在綜合過程中， VHDL 綜合器將略去所有的塊語句。 AFTER 2 ns 。 ? a3 : out3 = 39。139。 AFTER 3 ns 。 ? 程序 314 ? a1 : out1 = 39。 AFTER 2 ns 。 ? A3 : out3 = 39。139。 after 3 ns 。 第 3章 VHDL程序結(jié)構(gòu) ? 程序 313 ? a1 : out1 = 39。 BLOCK 語句的應用，包括其中的類屬說明和端口定義都不會影響對原結(jié)構(gòu)體的邏輯功能的仿真結(jié)果。 ? END BLOCK b1 。 ? END BLOCK b2 。 ? b3 : BLOCK ? BEGIN ? Z = s2 。 ? b2 : BLOCK ? SIGNAL s2: BIT 。 ? 程序 312 ? ... ? b1 : BLOCK ? SIGNAL s1: BIT 。 ? END BLOCK blk1 。 局部信號定義 ? BEGIN ? s1 = pb1 AFTER delay 。 塊結(jié)構(gòu)端口連接說明 ? CONSTANT delay : Time := 1 ms 。 pb2 : INOUT BIT )。 定義塊中的局部類屬參量 ? GENERIC MAP (gb1 = l_time,gb2 = s_time) 。 ? ARCHITECTURE func OF gat IS ? SIGNAL a1 : BIT 。 類屬說明 ? PORT (b1, b2, b3 : INOUT BIT) 。 ? 程序 311 ? ENTITY gat IS ? GENERIC(l_time : TIME 。以下是兩個使用 BLOCK語句的實例。 第 3章 VHDL程序結(jié)構(gòu) ? 2. BLOCK 的應用 ? BLOCK 的應用可使結(jié)構(gòu)體層次鮮明，結(jié)構(gòu)明確。 第 3章 VHDL程序結(jié)構(gòu) ? 塊的說明部分可以定義的項目主要有： ? (1) 定義 USE語句 ? (2) 定義子程序 ? (3) 定義數(shù)據(jù)類型 ? (4) 定義子類型 ? (5) 定義常數(shù) ? (6) 定義信號 ? (7) 定義元件 ? 塊中的并行語句部分可包含結(jié)構(gòu)體中的任何并行語句結(jié)構(gòu)。對 BLOCK 的接口設(shè)置以及與外界信號的連接狀況加以說明。 第 3章 VHDL程序結(jié)構(gòu) ? 1. BLOCK 語句的格式 ? BLOCK 語句的表達格式如下 ? 塊標號： BLOCK [(塊保護表達式 )] ? 接口說明 ? 類屬說明 ? BEGIN ? 并行語句 ? END BLOCK 塊標號； 第 3章 VHDL程序結(jié)構(gòu) ? 作為一個 BLOCK 語句結(jié)構(gòu)，在關(guān)鍵詞 BLOCK 的前面必須設(shè)置一個塊標號，并在結(jié)尾語句 END BLOCK 右側(cè)也寫上此標號 (此處的塊標號不是必需的 )。 第 3章 VHDL程序結(jié)構(gòu) ? 塊語句結(jié)構(gòu) BLOCK ? BLOCK 是 VHDL中具有的一種劃分機制，這種機制允許設(shè)計者合理地將一個模塊分為數(shù)個區(qū)域。 ? (4) 子程序調(diào)用語句用以調(diào)用過程或函數(shù) 并將獲得的結(jié)果賦值于信號。 ? (2) 進程語句定義順序語句模塊，用以將從外部獲得的信號值 或內(nèi)部的運算數(shù)據(jù)向其它的信號進行賦值。這可以看成是結(jié)構(gòu)體的五個子結(jié)構(gòu)，而在每一語句結(jié)構(gòu)的內(nèi)部可能含有并行運行的邏輯描述語句或順序運行的邏輯描述語句。如果希望這些定義也能用于其它的實體或結(jié)構(gòu)體中，需要將其作為程序包來處理。 第 3章 VHDL程序結(jié)構(gòu) ? 2. 結(jié)構(gòu)體說明語句 ? 結(jié)構(gòu)體中的說明語句是對結(jié)構(gòu)體的功能描述，語句中將要用到的信號 (SIGNAL) 、數(shù)據(jù)類型(TYPE)、常數(shù) (CONSTANT)、元件(COMPONENT)、函數(shù) (FUNCTION)和過程(PROCEDURE)等加以說明。 第 3章 VHDL程序結(jié)構(gòu) ? 1. 結(jié)構(gòu)體的一般語言格式 ? 結(jié)構(gòu)體的語句格式如下 ? ARCHITECTURE 結(jié)構(gòu)體名 OF 實體名 IS ? [說明語句 ] ? BEGIN ? [功能描述語句 ] ? END ARCHITECTURE 結(jié)構(gòu)體名 。 第 3章 VHDL程序結(jié)構(gòu) ? 在電路中，如果實體代表一個器件符號，則結(jié)構(gòu)體描述了這個符號的內(nèi)部行為。 第 3章 VHDL程序結(jié)構(gòu) ? 結(jié)構(gòu)體將具體實現(xiàn)一個實體，每個實體可以有多個結(jié)構(gòu)體 每個結(jié)構(gòu)體對應著實體不同的結(jié)構(gòu)和算法實現(xiàn)方案 其間的各個結(jié)構(gòu)體的地位是同等的 它們完整地實現(xiàn)了實體的行為，但同一結(jié)構(gòu)體不能為不同的實體所擁有。 ? 以各種不同的描述風格表達的功能描述語句 它們包括各種形式的順序描述語句和并行描述語句。 第 3章 VHDL程序結(jié)構(gòu) 第 3章