pld-資料下載頁(yè)
2025-02-05 16:52本頁(yè)面
【正文】 可編程邏輯模塊 組成，用戶可以通過(guò)編程將這些模塊連接起來(lái)實(shí)現(xiàn)不同的設(shè)計(jì)。 FPGA兼容了 MPGA和陣列型 PLD兩者的優(yōu)點(diǎn)，因而具有更高的集成度、更強(qiáng)的邏輯實(shí)現(xiàn)能力和更好的設(shè)計(jì)靈活性。3）在系 統(tǒng) 可 編 程器件 （ ISPPLD） 是支持 ISP技 術(shù)的可 編 程 邏輯 器件， ISP技 術(shù) 是指 對(duì) 器件、 電 路板或整個(gè) 電 子系 統(tǒng) 的 邏輯 功能可隨 時(shí)進(jìn) 行修改或重構(gòu)的能力，是一種先 進(jìn) 的 編 程技 術(shù) 。 ISPPLD可以 擺脫 編 程器，只需要通 過(guò)計(jì) 算機(jī)接口和 編 程 電纜 ，直接在目 標(biāo) 系 統(tǒng) 或印刷 線 路板上 進(jìn) 行 編 程，使用起來(lái)更加方便和靈活。*可編程邏輯器件的開(kāi)發(fā)技術(shù)簡(jiǎn)介開(kāi)發(fā)系統(tǒng) 硬件軟件PC機(jī)編程器編程電纜專用開(kāi)發(fā)軟件常用的開(kāi)發(fā)軟件Altera公司： MAX+plusIIQuartus公司： FoundationXinlinx公司： AllianceLattice公司： ispEXPERTQ2 Q2Q1 Q1Q0 Q0由 JK觸發(fā)器和 PLA構(gòu)成的時(shí)序邏輯電路如圖所示，試分析其功能（寫(xiě)出狀態(tài)轉(zhuǎn)換表、畫(huà)出狀態(tài)轉(zhuǎn)換圖，描述其功能，并說(shuō)明其能否自啟動(dòng)）。 驅(qū)動(dòng)方程：狀態(tài)方程：狀態(tài)轉(zhuǎn)換圖：Q2Q1Q0000 001 011 010110111101100∴ 六進(jìn)制計(jì)數(shù)器，且有自啟動(dòng)能力 試用如圖的 PLA器件設(shè)計(jì)一保密鎖邏輯電路。 在此電路中，保密鎖上有A、 B、 C三個(gè)按鈕。當(dāng)三個(gè)按扭同時(shí)按下時(shí)，或 A、 B兩個(gè)同時(shí)按下時(shí)，或按下 A、 B中的任一位按鈕時(shí)，鎖就能被打開(kāi)；而不符合上列組合狀態(tài)時(shí)，將使電鈴發(fā)出報(bào)警響聲。 要求寫(xiě)出必要的設(shè)計(jì)步驟，并畫(huà)出包括 PLA陣列圖的邏輯圖。 解：設(shè) A、 B、 C按下為 1 ；不按為 0 打開(kāi)鎖 Y1為 1，報(bào)警 Y2為1A B C Y1 Y20 0 0 0 00 0 1 0 10 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 1 01 1 1 1 0ABCY1Y2E謝謝觀看 /歡迎下載BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES. BY FAITH I BY FAI
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1