ch8pld-資料下載頁
2024-12-31 03:29本頁面
【正文】 （ MPGA） ,它有許多獨立的可編程邏輯模塊組成，用戶可以通過編程將這些模塊連接起來實現(xiàn)不同的設計。 FPGA兼容了 MPGA和陣列型 PLD兩者的優(yōu)點，因而具有更高的集成度、更強的邏輯實現(xiàn)能力和更好的設計靈活性。3）在系統(tǒng)可編程器件 （ ISPPLD） 是支持 ISP技術的可編程邏輯器件， ISP技術是指對器件、電路板或整個電子系統(tǒng)的邏輯功能可隨時進行修改或重構的能力，是一種先進的編程技術。 ISPPLD可以擺脫編程器，只需要通過計算機接口和編程電纜，直接在目標系統(tǒng)或印刷線路板上進行編程，使用起來更加方便和靈活。*可編程邏輯器件的開發(fā)技術簡介開發(fā)系統(tǒng) 硬件軟件PC機編程器編程電纜專用開發(fā)軟件常用的開發(fā)軟件Altera公司：MAX+plusIIQuartus公司： FoundationXinlinx公司： AllianceLattice公司： ispEXPERTQ2 Q2Q1 Q1Q0 Q0由 JK觸發(fā)器和 PLA構成的時序邏輯電路如圖所示，試分析其功能（寫出狀態(tài)轉換表、畫出狀態(tài)轉換圖，描述其功能，并說明其能否自啟動）。 驅動方程：狀態(tài)方程：狀態(tài)轉換圖：Q2Q1Q0000 001 011 010110111101100∴ 六進制計數(shù)器，且有自啟動能力 試用如圖的 PLA器件設計一保密鎖邏輯電路。 在此電路中，保密鎖上有 A、 B、 C三個按鈕。當三個按扭同時按下時，或 A、 B兩個同時按下時，或按下 A、 B中的任一位按鈕時，鎖就能被打開；而不符合上列組合狀態(tài)時，將使電鈴發(fā)出報警響聲。 要求寫出必要的設計步驟，并畫出包括 PLA陣列圖的邏輯圖。 解：設 A、 B、 C按下為 1 ；不按為 0 打開鎖 Y1為 1，報警Y2為 1A B C Y1 Y20 0 0 0 00 0 1 0 10 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 1 01 1 1 1 0ABCY1Y2E謝謝觀看 /歡迎下載BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES. BY FAITH I BY FAIT
環(huán)評公示相關推薦
鄂ICP備17016276號-1