[altiumdesignerfpga設(shè)計指導(dǎo)]altiumdesigner原理圖和pcb設(shè)計-資料下載頁
2025-01-01 05:18本頁面
【正文】 ected Objects命令。58PCB設(shè)計167。 交互式布線 —— 推擠障礙布線（ Push Shove Obstacle）167。 交互式布線 —— 忽略障礙布線（ Ignore Obstacle）167。 交互式布線 —— 避免障礙布線（ Avoid Obstacle）167。 交互式布線中根據(jù)需要選用不同的布線方式，在 “Tools”工具菜單下選擇 “Preferences”優(yōu)選項中選擇不同的布線方式；也可以使用“SHIFT+R”快捷鍵在三種方式之間切換。59PCB設(shè)計167。 自動布線器PCB設(shè)計167。 自動布線策略設(shè)置 通過布線策略的用戶定義，可以提高板級布線的效率。PCB設(shè)計167。 PCB參數(shù)設(shè)置PCB設(shè)計167。 板層及顏色設(shè)置63PCB設(shè)計167。 創(chuàng)建新的 PCB工程a. 創(chuàng)建一個空的 PCB文檔b. 調(diào)用 PCB模版c. 利用向?qū)ё詣由煽盏?PCB文檔c. 創(chuàng)建新的 PCB工程64PCB設(shè)計167。 將設(shè)計導(dǎo)入 PCB中65PCB設(shè)計167。 解決同步更新中的錯誤a. 丟失元件封裝1. 在原理圖中丟失元件封裝定義2. 忘記在當(dāng)前庫中添加相應(yīng)的集成庫3. 原理圖中器件封裝定義與 PCB庫中的封裝定義不匹配b. 元件封裝的引腳數(shù)量與原理圖中器件引腳定義不匹配1. 用戶完成 Pin to Pad映射自定義66PCB設(shè)計167。 利用網(wǎng)表創(chuàng)建 PCB文檔PCB設(shè)計167。 設(shè)置 PCB層PCB設(shè)計167。 設(shè)置盲孔和掩埋孔PCB設(shè)計167。 器件空間設(shè)定及排列a. 空間設(shè)定（ Room function) 空間設(shè)定是用于定義器件放置區(qū)域在指定的空間以內(nèi)或空間以外， 用戶可以對器件、器件類及封裝等定義空間設(shè)計規(guī)則。 Protel提供密度分析功能來評估器件放置的合理性。b. 器件排列 （ Align function)1. 器件采用水平或垂直排列2. 整板器件自動排列PCB設(shè)計167。 器件標示再分配7172Altium2023 Next Step 167。 Altium為設(shè)計電子產(chǎn)品和設(shè)備的公司提供協(xié)同化、集成化、先進的、易用的電子產(chǎn)品開發(fā)方案。區(qū)別于 Mentor、 Zuken、 Candence， Altium更關(guān)注于提供主流設(shè)計解決方案。因此，我們的解決方案總能以比較低的花費獲取我們最好的產(chǎn)品技術(shù)和性能。附錄之 SI (Signal Integrity)分析 167。 設(shè)計中信號完整性應(yīng)當(dāng)注意的 6點：a. 對噪聲敏感器件的物理隔離b. 線路阻抗匹配及信號反射控制c. 建議在設(shè)計中采用獨立的電源及地電平層d. 在 PCB布線中信號線避免走直角e. 同一組信號線盡量保持在走線上等長f. 在高速電路設(shè)計中，相鄰的兩條信號線的間距應(yīng)符合 3W規(guī)則，即間距為信號線寬度的 3倍g. 對電源做好退耦處理，選擇容值足夠大的，低 ESR的電容附錄之 SI (Signal Integrity)分析 167。 設(shè)計中理想的器件布局電源Power Supply時鐘源Clocks低速數(shù)字電路LowSpeedIC高速數(shù)字電路HiSpeed IC數(shù)字端口Digital I/O數(shù)模 /模數(shù)轉(zhuǎn)換器ADCs / DACs謝謝觀看 /歡迎下載BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES. BY FAITH I BY FAITH
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1