【正文】 3 華中科技大學材料學院連接與電子封裝中心 2023/1/13 Prof. Wu Fengshun, 132 一般的倒裝芯片組裝是通過焊料將凸點焊接到電路板上。對于細間距應用， 焊料可在焊盤上施加較粘的焊劑，施用方法有浸漬芯片或者將焊劑直接涂覆到基板上的辦法。對于間距大于 mm，可通過焊膏印刷的辦法。 然后將芯片放在涂覆了焊劑或者焊膏的焊盤上，進行回流，最后清洗。 生產過程 華中科技大學材料學院連接與電子封裝中心 2023/1/13 Prof. Wu Fengshun, 133 然后滴注底部填充材料，加熱固化。 與傳統(tǒng)的 SMD組裝比，倒裝芯片組裝需要一些額外的工具與步驟，如：芯片轉載單元、焊劑涂覆單元、浸漬步驟或者焊劑槽以及底部填充與固化設備。 生產過程 華中科技大學材料學院連接與電子封裝中心 2023/1/13 Prof. Wu Fengshun, 134 底部填充 華中科技大學材料學院連接與電子封裝中心 2023/1/13 Prof. Wu Fengshun, 135 底部填充的作用 1. Si的 CET： 、 FR4的為 ， 在功率循環(huán)與熱循環(huán)工作中 ， CET失配導致 焊點熱應力 ， 而發(fā)生疲勞失效 。 2. 底部填充材料將集中的應力分散到芯片的塑封材料中去 。 3. 還可阻止焊料蠕變 ， 并增加倒裝芯片連接的強度與剛度 。 4. 保護芯片免受環(huán)境的影響 （ 濕氣 、 離子污染等 ） 5. 使得芯片耐受機械振動與沖擊 。 華中科技大學材料學院連接與電子封裝中心 2023/1/13 Prof. Wu Fengshun, 136 填充材料的要求 不適宜使用一般用于包封芯片的環(huán)氧樹脂 ， 因為這類環(huán)氧樹脂及其添加料的 ? 放射高 ， 粘滯性高 ， 填料粒子尺寸大于倒裝芯片與基板間的間隙 。 則填料的要復合以下要求： 1. 無揮發(fā)性 。 否則會導致芯片底部產生間隙 。 2. 盡可能減小應力失配 。 填料與凸點連接處的 Z方向 CTE要匹配 。 3. 固化溫度要低 。 防止 PCB熱變形 。 4. 較高的玻璃轉化溫度 。 以保證耐熱循環(huán)沖擊的可靠性 。 華中科技大學材料學院連接與電子封裝中心 2023/1/13 Prof. Wu Fengshun, 137 填充材料的要求 5. 填料粒子尺寸要小。 6. 在填充溫度下流動性要好。 7. 具有較高的彈性模量以及彎曲強度。使得互連應力小。 8. 高溫高濕下，絕緣電阻要高。即要求雜質離子（ Cl－，Na＋、 K＋）等數(shù)量要低。 9. 對于存儲器等敏感元件，填料低的 ? 放射至關重要。 華中科技大學材料學院連接與電子封裝中心 2023/1/13 Prof. Wu Fengshun, 138 填充方式 芯片焊接后填充 環(huán)氧物質中摻有陶瓷填料以提高導熱率并改善 CET。 需要一個阻擋裝置 ， 以防止填充材料到處溢流 。 芯片焊接前填充： 非流動填充 ， 由喬治亞理工大學 . Wong等人首先提出 。 填充材料發(fā)揮焊劑與填充功能 ， 焊接 、 填充與固化一步完成 。 華中科技大學材料學院連接與電子封裝中心 2023/1/13 Prof. Wu Fengshun, 139 常用填充方法 填充時，將倒裝芯片與基板加熱到 70至 75 oC，利用裝有填料的 L形注射器，沿著芯片的邊緣雙向注射填料。由于縫隙的毛細管的虹吸作用，填料被吸入，并向中心流動。芯片邊緣有阻擋物，以防止流出。有的使用基板傾斜的方法以利于流動。 填充完畢后，在烘箱中分段升溫，達到 130 oC左右的固化溫度后，保持 3到 4小時即可達完全固化。 華中科技大學材料學院連接與電子封裝中心 2023/1/13 Prof. Wu Fengshun, 140 填充方式 傳統(tǒng)填充方式：芯片焊接前填充 較新填充方式：芯片焊接后填充（ no flow） 華中科技大學材料學院連接與電子封裝中心 2023/1/13 Prof. Wu Fengshun, 141 非流動填充 01（ Noflow Underfill） 華中科技大學材料學院連接與電子封裝中心 2023/1/13 Prof. Wu Fengshun, 142 非流動填充 02 華中科技大學材料學院連接與電子封裝中心 2023/1/13 Prof. Wu Fengshun, 143 非流動填充 03 清洗測試 華中科技大學材料學院連接與電子封裝中心 2023/1/13 Prof. Wu Fengshun, 144 填充過程的關鍵因素 1. 填充量：不足導致晶片開裂 、 過多會溢流到芯片底部以外。 填充量取決于填充空間的準確計算以及填充工具的精度。 2. 填充溫度：預熱 、 加熱以及填充后的加熱對其流動性有很大的影響 。 3. 填充方法：從一邊填充會導致流動時間長 ， 從兩邊填充會導致內部產生氣孔 。 華中科技大學材料學院連接與電子封裝中心 2023/1/13 Prof. Wu Fengshun, 145 含額外的焊劑涂覆單元的倒裝芯片組裝設備 組裝設備 華中科技大學材料學院連接與電子封裝中心 2023/1/13 Prof. Wu Fengshun, 146 底部填充設備 底部填充設備 華中科技大學材料學院連接與電子封裝中心 2023/1/13 Prof. Wu Fengshun, 147 Reliability Test 可靠性測試 華中科技大學材料學院連接與電子封裝中心 2023/1/13 Prof. Wu Fengshun, 148 Reliability Test Design可靠性測試設計 ? JEDEC Standard for Test Design JEDEC標準測試設計 (Joint Electron Device Engineering Council) Test Dice 測試芯片 Reliability Test (Thermal Cycling)可靠性測試 Mechanical Properties Test (Bump shear)機械測試 Low cost substrate低成本底板 Bumping凸點制備 Assembly (Bonding and Underfilling)裝配工藝 華中科技大學材料學院連接與電子封裝中心 2023/1/13 Prof. Wu Fengshun, 149 Reliability Test Results可靠性測試結果 Both Bumping Process Produce Reliable samples 兩種凸點工藝樣品的可靠性 Thermal Cycling Temperature Humidity High temperature Storage Multiple Reflows No failure after 1500 cycles No degradation after 1000 hours No degradation after 10 reflows Stencil Printing Flip Chip Electroplating Flip Chip Pass 1000 cycles 40?C~+125?C 1cycle/hr JESD22A104B No degradation after 100 hours 120?C and 85%RH No degradation after 1000 hours 150?C, Air JESD22A103A Normal Reflow Profile Results Condition Standard 華中科技大學材料學院連接與電子封裝中心 2023/1/13 Prof. Wu Fengshun, 150 Wafer Level Input/Output Redistribution 晶片級輸入 /輸出再分布 華中科技大學材料學院連接與電子封裝中心 2023/1/13 Prof. Wu Fengshun, 151 Wafer Level Input/Output Redistribution Applications 晶片級 I/O再分布技術的應用 ? Convert chips designed for perimeter wirebond to area flip chip bonding. 可轉換已設計芯片，由周邊絲鍵合至面分布倒裝焊鍵合 ? Increase I/O density while increase I/O pitch. 增加 I/O密度同時增加 I/O間距 ? Improve reliability and manufacturing yield. 改善可靠性和制造率 ? Adapt existing chips designed for wirebonding to flip chip. 在現(xiàn)有已設計的絲鍵合芯片上應用倒裝焊技術 華中科技大學材料學院連接與電子封裝中心 2023/1/13 Prof. Wu Fengshun, 152 Advantages 優(yōu)點 WLInput/Output redistribution will eliminate the underfilling process in Flip Chip Technology! 再分布技術可消除倒裝焊技術中填充塑封工藝 ! Redistribute tight pitch perimeter I/O to loose pitch array bonding and increase package reliability 增加焊點間距和封裝可靠性 Peripheral Area Array 華中科技大學材料學院連接與電子封裝中心 2023/1/13 Prof. Wu Fengshun, 153 Structure of I/O Redistribution 再分布結構 5mm UBM (Ni) 5mm BCB_2 /5mm Metal_2 (TiW/Cu) 5mm BCB_1 Key Feature : Silicon substrate BCB2 Metal 2 UBM Al pad 120mm 80mm 100mm 120mm 250mm 300mm Passivation Solder ball BCB1 Critical Dimension : 500mm Solder ball pitch 300mm Solder ball size (diameter) 華中科技大學材料學院連接與電子封裝中心 2023/1/13 Prof. Wu Fengshun, 154 Process Flow of Redistribution Test Chip 再分布測試芯片工藝流程 Wafer start Metal1 Al Sputtering Photolithography Wet etch Passivation PECVD SiO2 Photolithography Plasma dry etch BCB 1 Spin coating Photolithography Hard Cure Metal 2 Al sputtering Photolithography Wet etch BCB 2 Spin coating Photolithography Hard Cure Metal 2 TiW/Cu seed sputtering Photolithography Copper electroplating TiW/Cu seed remove Stencil solder printing or Solder Electroplating or 華中科技大學材料學院連接與電子封裝中心 2023/1/13 Prof. Wu Fengshun, 155 Some of Flip Chip Equipment 倒裝焊設備 Electroplating Station電鍍臺 Wafer Stencil Printer晶片絲網印刷機 Flip Chip Bonder倒裝焊機 華中科技大學材料學院連接與電子封裝中心 2023/1/13 Prof. Wu Fengshun, 156 謝謝 ! 華中科技大學材料學院連接與電子封裝中心 謝謝觀看 /歡迎下載 BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDL