【正文】 1//RON3＝ ； 若 A＝ B＝ 0，則 RO＝ RON3＝ RON； 若 A＝ 0、 B＝ 1，則 RO＝ RON1＝ RON。 其次， 輸出的高、低電平 受輸入端數(shù)目的影響。輸入端數(shù)目越多，串聯(lián)的驅(qū)動(dòng)管數(shù)目也越多，輸出的低電平 VOL也越高。而當(dāng)輸入全部為低電平時(shí)，輸入端越多負(fù)載管并聯(lián)的數(shù)目越多，輸出高電平 VOH也更高一些。 為了克服這些缺點(diǎn)， CC4000系列和 74HC系列 CMOS電路中均采用帶緩沖級(jí)的結(jié)構(gòu)，就是在門電路的每個(gè)輸入端、輸出端各增設(shè)一級(jí)反相器。加進(jìn)的這些具有標(biāo)準(zhǔn)參數(shù)的反相器稱為 緩沖器 。 需要注意的是輸入、輸出端加進(jìn)緩沖器以后，電路的邏輯功能也發(fā)生了變化。 Y＝ A＋ B＝ AB 這些帶緩沖級(jí)的門電路其輸出電阻、輸出的高、低電平以及電壓傳輸特性將不受輸入端狀態(tài)的影響。而且，電壓傳輸特性的轉(zhuǎn)折區(qū)也變得更陡了。此外，前面講到的 CMOS反相器的輸入特性和輸出特性對(duì)這些門電路自然也適用。 三、漏極開路的門電路 (OD門 ) CMOS門的輸出電路結(jié)構(gòu)也可以做成漏極開路的形式。常用在輸出緩沖／驅(qū)動(dòng)器當(dāng)中，或用于輸出電平的變換，以及滿足吸收大負(fù)載電流的需要。也可用于實(shí)現(xiàn) 線與 邏輯。 圖為 CC40107雙 2輸入 與非緩沖／驅(qū)動(dòng)器邏輯圖，在輸出為低電乎 VOL＜ V的條件下，它能吸收的最大負(fù)載電流達(dá) 50 mA。 如果輸入信號(hào)的高電平 VIH＝ VDD1，而輸出端外接電源為 VDD2，則輸出的高電平將為 VOH≈VDD2。 四、 CMOS傳輸門和雙向模擬開關(guān) 利用 P溝道 MOS管和 N溝道MOS管的互補(bǔ)性可以接成如圖所示的 CMOS傳輸門 。 CMOS傳輸門也是構(gòu)成各種邏輯電路的一種基本單元電路。 因?yàn)?T1和 T2的源極和漏極在結(jié)構(gòu)上是完全對(duì)稱的，所以柵極的引出端畫在柵極的中間。 T1和 T2的源極和漏極分別相連作為傳輸門的輸入端和輸出端。 C和 C是一對(duì)互補(bǔ)的控制信號(hào)。 當(dāng) C＝ 0、 C＝ 1時(shí)，只要輸入信號(hào)的變化范圍不超出 0～VDD，則 T1和 T2同時(shí)截止， (大于 109Ω)， 傳輸門截止 。 若 C＝ C＝ 0，而且在 RL遠(yuǎn)大于 T T2的導(dǎo)通電阻的情況下，則當(dāng) 0＜ vI＜ VDD－ VGS(th)N時(shí) T1將導(dǎo)通。而當(dāng)|VGS(th)P |＜ vI＜ VDD時(shí) T2導(dǎo)通。因此， vI在 0～ VDD之間變化時(shí)， T1和 T2至少有一個(gè)是導(dǎo)通的，使 vI與 vO兩端之間呈低阻態(tài) (小于 1kΩ)， 傳輸門導(dǎo)通 。 設(shè) C為 VDD C為 0V 由于 T T2管的結(jié)構(gòu)形式是 對(duì)稱 的，即漏極和源極可互易使用，因而 CMOS傳輸門屬于 雙向器件 ，它的輸入端和輸出端也可以互易使用。 利用 CMOS傳輸門和 CMOS反相器可以組合成各種復(fù)雜的邏輯電路，如數(shù)據(jù)選擇器、寄存器、計(jì)數(shù)器等等。 傳輸門的另一個(gè)重要用途是作 模擬開關(guān) ，用來傳輸連續(xù)變化的模擬電壓信號(hào)。這一點(diǎn)是無法用一般的邏輯門實(shí)現(xiàn)的?；倦娐酚?CMOS傳輸門和一個(gè) CMOS反相器組成，如圖所示。和 CMOS傳輸門一樣，它也是 雙向器件 。 假定接在輸出端的電阻為 RL (如圖所示 )，雙向模擬開關(guān)的導(dǎo)通內(nèi)阻為 RTG。當(dāng) C＝ 0 (低電平 )時(shí)開關(guān)截止，輸出與輸入之間的聯(lián)系被切斷vo＝ 0。 當(dāng) C＝ 1(高電平 )時(shí)，開關(guān)接通，輸出電壓為： 電壓傳輸系數(shù) KTG，即： 為了得到盡量大而且穩(wěn)定的 KTG，應(yīng)使 RLRTG，且希望 RTG不受輸入電壓變化的影響。然而導(dǎo)通內(nèi)阻 RON是柵源電壓 vGS的函數(shù)。 T1和 T2的 vGS都是隨 vI的變化而改變的，因而在不同 vI值下 T1的導(dǎo)通內(nèi)阻 RON T2的導(dǎo)通內(nèi)阻 RON2以及它們并聯(lián)向成的 RTG皆非常數(shù)。 圖示為 RON RON2和RTG隨 vI變化的曲線。由于T1和 T2的互補(bǔ)作用， RTG的變化較 RON RON2的變化明顯地減小了。但由于曲線的非線性及不完全對(duì)稱，還達(dá)不到 RTG基本不變的要求。為了進(jìn)一步減小 RTG的變化，又對(duì)電路作了 改進(jìn) 。 采用改進(jìn)電路的國產(chǎn) CC4066四雙向模擬開關(guān)集成電路在 VDD＝ 15V下的 RTG值不大于 240Ω，而且在 vI變化時(shí) RTG基本不變。目前某些精密 CMOS模擬開關(guān)的導(dǎo)通電阻已經(jīng)降低到了 20Ω以下。 五、三態(tài)輸出的 CMOS門電路 從邏輯功能相應(yīng)用上，三態(tài)輸出的 CMOS門電路和 TTL電路中的三態(tài)輸出門電路沒有區(qū)別。結(jié)構(gòu)上， CMOS的三態(tài)輸出門電路要簡單得多。三態(tài)輸出的電路結(jié)構(gòu)大體上有以下 三種形式 。 第一種電路結(jié)構(gòu)是在反相器上增加一對(duì) P溝道和 N溝道的 MOS管組成的，如圖所示。 當(dāng)控制端 EN＝ 1時(shí)，附加管 T’l和 T’2同時(shí)截止，輸出呈高阻態(tài)。而當(dāng) EN＝ 0時(shí)，T’1和 T’2同時(shí)導(dǎo)通，反相器正常工作， Y＝ A。 第二種電路結(jié)構(gòu)是在反相器的基礎(chǔ)上增加一個(gè) 控制管 和一個(gè) 與非門 或者 或非門 而形成的。 在圖 (a)電路中，若 EN＝ 1，則控制管 T’l截止。這時(shí)或非門的輸出為 0， T2亦為截止?fàn)顟B(tài)，故輸出為高阻態(tài)。反之，若 EN＝ 0，則T’l導(dǎo)通，門電路正常工作，Y＝ A。 圖 (b)電路中是用與非門和控制管 T’2實(shí)現(xiàn)三態(tài)控制的。當(dāng) EN＝ 0時(shí) T’2截止，由于這時(shí)與非門的輸出為高電平，T1也截止，所以輸出為高阻態(tài)。 當(dāng) EN＝ 1時(shí)， T’2導(dǎo)通，門電路正常工作， Y＝ A。 第三種電路結(jié)構(gòu)形式是在反相器的輸出端串進(jìn)一個(gè)CMOS模擬開關(guān)，作為輸出狀態(tài)的控制開關(guān)，如圖所示。 當(dāng) EN＝ 1時(shí)傳輸門 TG截止，輸出為高阻態(tài)。而當(dāng)EN＝ 0時(shí) TG導(dǎo)通，反相器的輸出通過模擬開關(guān)到達(dá)輸出端，故 Y＝ A。 2． 6． 5 改進(jìn)的 CMOS門電路 一、高速 CMOS電路 CMOS電路有低功耗、高抗干擾能力等突出的優(yōu)點(diǎn)，但早期 CMOS器件工作速度較低。原因是存在寄生電容。采用減小溝道長度，縮小 MOS管尺寸，采用硅柵對(duì)準(zhǔn)工藝等措施以提高速度，減小功耗。 平均傳輸延遲時(shí)間小于 10ns，與 54LS/74LS系列的TTL門電路相當(dāng)。 高速 CMOS門電路的通用系列為54HC／ 74HC系列。該系列產(chǎn)品使用＋ 5V電源，輸出的高、低電平與 TTL電路兼容。 二、 Bi－ CMOS電路 Bi－ CMOS是雙極型－CMOS (Bipolar— CMOS)電路的簡稱。 邏輯部分采用 CMOS結(jié)構(gòu)，輸出級(jí)采用雙極型三極管。它兼有 CMOS電路的低功耗和雙極型電路低輸出內(nèi)阻的優(yōu)點(diǎn)。 當(dāng) vI＝ VIH時(shí)， T T4導(dǎo)通， T1和 T3截止，輸出為低電平 VOL。 當(dāng) vI＝ VIL時(shí)， T1和 T3導(dǎo)通而 T2和 T4截止，輸出為高電平 VOH。為加快 T3和 T4截止，要求 R1和 R2盡量小，而為降低功耗要求 R1和 R2盡量大，兩者顯然矛盾的。 以 T2和 T4，取代圖 (a)中的 R1和 R2，形成有源下拉結(jié)構(gòu)。 當(dāng) vI＝ VIH時(shí)， T T3和 T6導(dǎo)通， T T4和 T5截止，輸出為低電平 VOL。 當(dāng) vI＝ VIL時(shí)， T T4和 T5導(dǎo)通， T T3和 T6截止，輸出為高電平 VOH。 由于 T5和 T6的導(dǎo)通內(nèi)阻很小，所以負(fù)載電容 CL的充、放電時(shí)間很短，從而有效地減小了電路的傳輸延遲時(shí)間。目前 Bi－ CMOS反相器的傳輸延遲時(shí)間可以減小到 1ns以下。 圖為 Bi－ CMOS與非門 的電路原理圖。由圖可知，只要 A、 B當(dāng)中有一個(gè)為低電平，必然使 T8導(dǎo)通、 T9截止，輸出高電平。只有 A、B同時(shí)為高電平，才能使 T9導(dǎo)通、 T8截止，輸出低電平。 Bi－ CMOS或非門 的電路結(jié)構(gòu)如圖所示。 只有 A、 B同時(shí)為低電平時(shí)， Y輸出高電平。 2． 6． 6 CMOS電路的正確使用 一、輸入電路的靜電防護(hù) 雖然 CMOS電路輸入端已經(jīng)設(shè)置了保護(hù)電路，但保護(hù)二極管和限流電阻的幾何尺寸有限，它們所能承受的靜電電壓和脈沖功率均有一定的限度。 靜電電壓 有時(shí)可高達(dá)數(shù)千伏，將足以把電路損壞。 為防止由靜電電壓造成的損壞，應(yīng) 注意 以下幾點(diǎn)： 1．在儲(chǔ)存和運(yùn)輸 CMOS器件時(shí)不要使用易產(chǎn)生靜電高壓的化工材料和化纖織物包裝，最好采用金屬屏蔽層作包裝材料。 2．組裝、調(diào)試時(shí)，應(yīng)使電烙鐵和其他工具、儀表、工作臺(tái)臺(tái)面等良好接地。操作人員的服裝和手套等應(yīng)選用無靜電的原料制作。 3．不用的輸入端不應(yīng)懸空。 二、輸入電路的過流保護(hù) 由于輸入保護(hù)電路中的鉗位二極管電流容量有限，一般為 1mA，所以在可能出現(xiàn)較大輸入電流的場(chǎng)合必須采取以下保護(hù)措施： 1．輸入端接低內(nèi)阻信號(hào)源時(shí)，應(yīng)在輸入端與信號(hào)源之間串進(jìn) 保護(hù)電阻 ，保證輸入保護(hù)電路中的二極管導(dǎo)通時(shí)電流不超過 1mA。 2．輸入端接有 大電容時(shí)，亦應(yīng)在輸入端與電容之間接入 保護(hù)電阻 ，如圖所示。 若電源電壓突然降低或關(guān)掉，則電容 C上積存的電荷將通過保護(hù)二極管D1放電，可形成較大的瞬態(tài)電流。 3．輸入端接 長線時(shí)，應(yīng)在門電路的輸入端接入 保護(hù)電阻 RP，如圖所示。 因?yàn)殚L線上不可避免地伴生有分布電容和分布電感，所以當(dāng)輸入信號(hào)發(fā)生突變 時(shí)只要門電路的輸入阻抗與長線的阻抗不相匹配，則必然會(huì)在 CMOS電路的輸入端產(chǎn)生附加的正、負(fù)振蕩脈沖。因此，需串入 RP限流。 根據(jù)經(jīng)驗(yàn)， RP的阻值可按 RP＝ VDD／ 1mA計(jì)算。輸入端的長線長度大于 10米以后，長度每增加 10米， RP的阻值應(yīng)增加 1kΩ。 三、 CMOS電路鎖定效應(yīng)的防護(hù) 鎖定效應(yīng) (Latch－ UP)，或稱 可控硅效應(yīng) ，是 CMOS電路中的一個(gè)特有問題。發(fā)生鎖定效應(yīng)后會(huì)造成器件的永久失效，了解鎖定效應(yīng)的產(chǎn)生原因及其防護(hù)方法是十分必要的。 為得到 N溝道MOS管，形成了三個(gè) NPN型寄生三極管 T T4和 T6。 為得到 P溝道 MOS管，形成了三個(gè) PNP型 寄生三極管T T3和 T5。 T T2和 RW、 RB接成了一個(gè) 正反饋電路 ，構(gòu)成了 可控硅結(jié)構(gòu) 。 如 T1和 T2的電流放大系數(shù)乘積 β1β2 ＞ l，當(dāng) T1有基極電流 iB1流過時(shí)， iB1＝ iC2＝ β1β2iB1，由于 正反饋 作用 iB1被放大，于是 T T2的電流迅速增長，直至不能再增大為止。如 vI＞ VDD＋ VF， T T2導(dǎo)通，產(chǎn)生鎖定效應(yīng)。 因此，為防止發(fā)生鎖定效應(yīng)，在 CMOS電路工作時(shí)始終應(yīng)保證 vI、 vO、 VDD的數(shù)值符合如下規(guī)定： 此外，還可以采取以下的 防護(hù)措施 ： 1．在輸入端和輸出端設(shè)置鉗位電路，以確保 vI和 vO不會(huì)超過上述的規(guī)定范圍，如圖所示。圖中的二極管通常選用導(dǎo)通壓降較低的鍺二極管或肖特基勢(shì)壘二極管。 VF表示 T1～ T6發(fā)射結(jié)的正向?qū)▔航怠? 2．在 VDD可能出現(xiàn)瞬時(shí)高壓時(shí)，在 CMOS電路的電源輸入端加去耦電路，如圖所示。在去耦電阻 R選得足夠大的情況下，還可以將電源電流限制在鎖定狀態(tài)的維持電流以下，即使有觸發(fā)電流流入 T1或 T2，自鎖狀態(tài)也不能維持下去，避免鎖定效應(yīng)的發(fā)生。 3．當(dāng)系統(tǒng)由幾個(gè)電源分別供電時(shí)，各電源的開、關(guān)順序必須合理。 啟動(dòng)時(shí)應(yīng)先接通 CMOS電路的供電電源，然后再接通輸人信號(hào)和負(fù)載電路的電源。關(guān)機(jī)時(shí)應(yīng)先關(guān)掉信號(hào)源和負(fù)載的電源，再切斷 CMOS電路的電源。 2． 8 TTL電路與 CMOS電路的接口 由圖可知，無論是用 TTL電路驅(qū)動(dòng) CMOS電路還是用 CMOS電路驅(qū)動(dòng) TTL電路，驅(qū)動(dòng)門必須能為負(fù)載門提供合乎標(biāo)準(zhǔn)的高、低電平和足夠的驅(qū)動(dòng)電流。必須同時(shí)滿足下列各式： 其中 n 和 m 分別為負(fù)載電流中 IIH、 IIL的個(gè)數(shù)。 為便于對(duì)照比較，表 TTL和 CMOS兩種電路輸出電