基本單元電路4-資料下載頁
2025-09-30 15:52本頁面
【正文】 rs ?實現(xiàn)譯碼器的一種方法是采用多輸入與非門 . (One approach to implementing decoders is to use multiinput NAND gates). ?這里示出了另一種方法 , 采用傳輸晶體管實現(xiàn)的“譯碼樹” . (Another approach shown here uses pass transistors to implement a “Tree Decoder”). ?輸出緩沖器可用于驅動長字選擇線 , 并保證未選中線被下拉到地 . (Output buffers can be used to drive the long word select lines and insure that deselected lines are properly pulled to ground). Read Only Memory (ROM)只讀存貯器 ?Figure and R R2是字線（地址線） C1…C5 是位線（數據線）。 例： R1=?1?時， C1..C5=“00101” R1=?1?時， C1..C5=“11100” EPROM ?在編程時 , 在字線上加很高的電壓 (如 25V), 使得晶體管發(fā)生雪崩擊穿。 (During programming, a very large voltage is applied to the row line causing the transistor to turn on into an avalanching mode). ?產生的熱載流子克服了溝道和 poly 1之間的能量勢壘 , 被 poly1 俘獲。 (Hot carriers generated in the avalanching process overe the energy barrier between the channel and the poly 1 gate resulting in trapped charge held on poly 1). ?這些被俘獲的電荷可以抵消讀操作 , 使得晶體管處于截止狀態(tài)。 (This trapped charge can negate the read operation resulting in locking the transistor in the off state). ?編程操作中存儲的負電荷可以用光 (紫外線 )激勵獲得能量回到襯底。 (The programming operation can be reversed with optical excitation). 讀取操作 ： 1. 浮柵 Poly1上未存儲電荷時 : 字選擇線 poly2電壓為 5V時 , 兩個電容的分壓使得 FET導通(ON)。 如將單元用于或非陣列 , 存儲邏輯 0。 2. 浮柵 Poly1上存儲負電荷時 : 柵上的負電荷確保在字選擇線poly 2電壓為 5V時 , FET處于截止 (OFF), 存儲邏輯 1。 存貯器系統(tǒng)： 由多級存貯單元構成，并由相應的軟件來管 理這些存貯單元。如寄存器、 Cach、 DRAM、 外步存貯 (硬盤、磁帶） 每個存貯單元的構成： I2C、 SCI、 USB、 IDE 等 思考題： 如何設計一個 128K的 SRAM存貯器？ 作業(yè)： 請查閱相關計算機體系結構的文獻，給出 PC存貯系統(tǒng)的結構框圖，并指 出每個存貯單元的特性，數據管理的過程？ 存貯 模塊 尋址 單元 數據 交換 接口
化學相關推薦
鄂ICP備17016276號-1