【導(dǎo)讀】間為23小時59分。在正常計時顯示狀態(tài)下，用戶直接按下“alarm”鍵，則已設(shè)置的鬧。鐘時間顯示在顯示屏上。后按“time”鍵確認(rèn)。屏上依次顯示的信息為：“1”，“12”；“120”，“1200”。較長時間內(nèi)，例如5秒，沒有按任何鍵，則計時器恢復(fù)到正常的計時顯示狀態(tài)。本設(shè)計為一個多功能的數(shù)字鐘，具有時、分、秒計數(shù)顯示功能，以24小時循環(huán)計數(shù)；顯示以及報時模塊組成。經(jīng)編譯和仿真所設(shè)計的程序，在可編程邏輯器件上下載驗證，本。系統(tǒng)能夠完成時、分、秒的分別顯示，由按鍵輸入進(jìn)行數(shù)字鐘的調(diào)整、鬧鐘的設(shè)置及響鈴。

　　

【正文】 dge clk_1Hz) //秒計時和秒調(diào)整進(jìn)程 if(!(sec1^839。h59)|turnamp。(!m)) begin sec1=0。 if(!(turnamp。(!m))) minclk=1。 end 武漢理工大學(xué) 《通信工程應(yīng)用技術(shù)設(shè)計》 報告 21 //按住 “turn”按鍵一段時間，秒信號可清零，該功能用于手動精確調(diào)時 else begin if(sec1[3:0]==439。b1001) begin sec1[3:0]=439。b0000。 sec1[7:4]=sec1[7:4]+1。 end else sec1[3:0]=sec1[3:0]+1。 minclk=0。 end assign m_clk=minclk||count1。 always @(posedge ct1) //分計時和分調(diào)整進(jìn)程 begin if(min1==839。h59) begin min1=0。 hclk=1。 end else begin if(min1[3:0]==9) begin min1[3:0]=0。 min1[7:4]=min1[7:4]+1。 end else min1[3:0]=min1[3:0]+1。 hclk=0。 end end assign h_clk=hclk||counta。 always @(posedge cta) //小時計時和小時調(diào)整進(jìn)程 if(hour1==839。h23) hour1=0。 else if(hour1[3:0]==9) begin hour1[7:4]=hour1[7:4]+1。 hour1[3:0]=0。 end else hour1[3:0]=hour1[3:0]+1。 always @(posedge ct2) //鬧鐘定時功能中的分鐘調(diào)節(jié)進(jìn)程 if(amin==839。h59) amin=0。 else if(amin[3:0]==9) begin amin[3:0]=0。 amin[7:4]=amin[7:4]+1。 end else amin[3:0]=amin[3:0]+1。 always @(posedge ctb) //鬧鐘定時功能中的小時調(diào)節(jié)進(jìn)程 if(ahour==839。h23) ahour=0。 else if(ahour[3:0]==9) begin ahour[3:0]=0。 ahour[7:4]=ahour[7:4]+1。 end else ahour[3:0]=ahour[3:0]+1。 always //鬧鈴功能 if((min1==amin)amp。amp。(hour1==ahour)amp。amp。(amin|ahour)amp。amp。(!change)) //若按住 “change”鍵不放，可屏蔽鬧鈴音 if(sec1839。h20) alert1=1。 //控制鬧鈴的時間長短 else alert1=0。 else alert1=0。 always //時、分、秒的顯示控制 case(m) 339。b00: begin hour=hour1。 min=min1。 sec=sec1。 end //計時狀態(tài)下的時、分、秒顯示 339。b01: begin hour=ahour。 min=amin。 sec=839。hzz。 end 武漢理工大學(xué) 《通信工程應(yīng)用技術(shù)設(shè)計》 報告 22 //定時狀態(tài)下的時、分、秒顯示 339。b10: begin hour=hour1。 min=min1。 sec=839。hzz。 end //校時狀態(tài)下的時、分、秒顯示 endcase assign LD_alert=(ahour|amin)?1:0。 //指示是否進(jìn)行了鬧鈴定時 assign alert=((alert1)?clk_1kamp。clk:0)|alert2。 //產(chǎn)生鬧鈴音或整點(diǎn)報時音 always //產(chǎn)生整點(diǎn)報時信號 alert2 begin if((min1==839。h59)amp。amp。(sec1839。h54)||(!(min1|sec1))) if(sec1839。h54) alert2=earamp。clk_1k。 //產(chǎn)生短音 else alert2=!earamp。clk_1k。 //產(chǎn)生長音 else alert2=0。 end endmodule 顯示 模塊 Verilog HDL程序如下： module display(clk,hour,minute,second,sel,data)。 input clk。 //clk50MHZ input [7:0]hour。 input [7:0]minute。 input [7:0]second。 output reg [2:0]sel。 output reg[6:0] data。 wire [3:0]data1。 wire [3:0]data2。 wire [3:0]data3。 wire [3:0]data4。 wire [3:0]data5。 wire [3:0]data6。 reg [3:0]data7。 assign data1=second%10。 assign data2=second/10。 assign data3=minute%10。 assign data4=minute/10。 assign data5=hour%10。 assign data6=hour/10。 reg [8:0]count1。 wire clk1。 always@(posedge clk) begin count1=count1+1。end assign clk1=count1[8]。 always @(clk1) begin sel=sel+1。end always @(sel) 武漢理工大學(xué) 《通信工程應(yīng)用技術(shù)設(shè)計》 報告 23 begin case(sel) 0:begin data7=data1。 end 1:begin data7=data2。 end 2:begin data7=10。 end 3:begin data7=data3。 end 4:begin data7=data4。 end 5:begin data7=10。 end 6:begin data7=data5。 end 7:begin data7=data6。 end endcase end always @(data7) begin case(data7) 0:begin data=739。b0111111。 end 1:begin data=739。b0000110。 end 2:begin data=739。b1011011。 end 3:begin data=739。b1001111。 end 4:begin data=739。b0100110。 end 5:begin data=739。b1101101。 end 6:begin data=739。b1111101。 end 7:begin data=739。b0000111。 end 8:begin data=739。b1111111。 end 9:begin data=739。b1101111。 end default :begin data=739。b1000000。 end endcase end endmodule 武漢理工大學(xué) 《通信工程應(yīng)用技術(shù)設(shè)計》 報告 24 本科生課程設(shè)計成績評定表 姓 名 戴聰 性 別 男 專業(yè)、班級 通信 1003 班 課程設(shè)計題目： 設(shè)計一個具有系統(tǒng)時間設(shè)置和帶鬧鐘功能的 24 小時計時器中的應(yīng)用 課程設(shè)計答辯或質(zhì)疑記錄： ？ 首先產(chǎn)生一個秒脈沖作為秒計數(shù)時鐘，秒計數(shù)的進(jìn) 位信號作為分計數(shù)時鐘，分計數(shù)的進(jìn)位信號作為時計數(shù)時鐘，當(dāng)計數(shù)到 23： 59： 59 后，當(dāng)下一個脈沖到來時，計數(shù)全部清零。 ？ 在本次設(shè)計中，時、分的信號都是 8 位的二進(jìn)制數(shù)，首先把時、分的十位，個位分離出來，然后通過譯碼電路譯碼，然后將譯碼信號送給 7 段共陰數(shù)碼管，通過不斷地掃描，來實現(xiàn)數(shù)字的動態(tài)顯示。 ？ 由于 FPGA 開發(fā)板采用的晶振是 50MHZ 的，在本次設(shè)計中，我們先通過計數(shù)器來實現(xiàn)分頻得到 4HZ 的脈沖信號，然后通過兩次翻轉(zhuǎn)得到 1HZ 的秒脈沖，從而作為秒計數(shù)器的時鐘 信號。 成績評定依據(jù)： 最終評定成績（以優(yōu)、良、中、及格、不及格評定） 指導(dǎo)教師 簽字： 年 月 日