梁祝音樂實(shí)驗(yàn)報告word版-資料下載頁
2025-08-14 21:32本頁面
【正文】 00010。 1410 when 9=tone=10111001000。 1480 when 10=tone=11000000110。 1542 when 12=tone=11001010110。 1622 when 13=tone=11010000100。 1668 when 15=tone=11011000000。 1728 when others=tone=11111111111。 others:no output end case。 end process。 process(clk) control the frequence of the speaker begin if(clk39。event and clk=39。139。) then if(tone_count=167ff) then tone_count=tone。 if(tone2047) then spk=not spk。 end if。 else tone_count=tone_count+1。 end if。 end if。 end process。end behave。七、 實(shí)驗(yàn)思考題： 注意時鐘頻率對實(shí)驗(yàn)結(jié)果的影響?答：音樂音符的產(chǎn)生就是利用計(jì)數(shù)器對輸入的時鐘信號進(jìn)行分頻，通過控制輸出頻率的不同來控制揚(yáng)聲器發(fā)出不同的聲音。時鐘頻率越高，輸出音樂的節(jié)奏越快；時鐘頻率越低，輸出音樂的節(jié)奏越慢。 對于試驗(yàn)中出現(xiàn)的問題，應(yīng)該如何解決？答：(1)FPGA運(yùn)行后，輸出的音樂節(jié)奏太慢、太快：這樣的話，把輸入的時鐘頻率適當(dāng)調(diào)高或調(diào)低一點(diǎn)就行了（我自己做實(shí)驗(yàn)時用得那臺實(shí)驗(yàn)設(shè)備，）；(2)FPGA運(yùn)行后，輸出的音樂聲音太?。哼@樣的話，主要是輸出方式選擇得不對，我們可以通過中間的一個跳線的改變來選擇蜂鳴器或者喇叭，直到輸出音樂的音量比較適中為止。八、 實(shí)驗(yàn)體會：對于這個應(yīng)用性實(shí)驗(yàn)，在我做的過程中，個人覺得前期上課老師講到的內(nèi)容以及自己對VHDL語言編程和QuartusII 軟件運(yùn)用的掌握是關(guān)鍵。首先是上課老師講到的內(nèi)容，正是有了老師的引導(dǎo)，我們才能最快速的入門，快速地進(jìn)入到EDA課程相關(guān)內(nèi)容的學(xué)習(xí)，雖然老師上課講的內(nèi)容絕大多數(shù)屬于FPGA的硬件知識、VHDL語言的編寫規(guī)則以及一些使用QurtusII軟件的注意事項(xiàng)和常見問題的處理。正是有了老師上課的引導(dǎo),我們才能很快的進(jìn)入EDA相關(guān)內(nèi)容的學(xué)習(xí)，尤其是VHDL語言的學(xué)習(xí)。如果上課不認(rèn)真地聽課，光靠自學(xué)是不可能掌握好這門語言的。在我們的這次的EDA應(yīng)用實(shí)驗(yàn)中，VHDL語言代碼我們都是已知的，只要在實(shí)驗(yàn)前能夠讀懂程序代碼就可以了。雖然說是讀懂事先給的程序代碼，但是我們依然需要具備一定的VHDL語言的編寫規(guī)則、常用到的語言結(jié)構(gòu)、固定用法以及改錯能力。接下來就是利用硬件設(shè)備測試VHDL語言代碼的正確與否，觀察實(shí)驗(yàn)結(jié)果是否能達(dá)到預(yù)期的實(shí)驗(yàn)?zāi)康?。這些就需要我們能夠熟練地使用QurtusII軟件，包括使用軟件修改語言代碼中的錯誤，進(jìn)行語言下載到硬件和相關(guān)硬件的配置。這些講起來都覺得很簡單，在自己實(shí)際做實(shí)驗(yàn)的過程中，我總覺得我的能力不夠，感覺有好多東西還不會，也有好多的東西是一知半解，不是很明確了解其作用和原理。所以在做實(shí)驗(yàn)的時候，光是找東西就花費(fèi)了不少時間。還有就是我們對這樣的內(nèi)容接觸的不是很多，而且接觸的時間也不多由于還有一些原因就是我們關(guān)于這一方面的資料和了解一比較少，所以很多的時候很茫然。導(dǎo)致實(shí)驗(yàn)中出現(xiàn)了錯誤，都不知道如何去解決，不知道是硬件問題還是軟件層面上的問題，總是想依靠別人來幫自己。在這次實(shí)驗(yàn)中，我就學(xué)著努力克服這些缺點(diǎn)，獨(dú)立地去做每一實(shí)驗(yàn)，當(dāng)依靠自己解決試驗(yàn)中出現(xiàn)的問題，那是一種巨大的成就感，覺得自己非常的充實(shí)。這次實(shí)驗(yàn)，給我的最大的感受就是FPGA的功能太強(qiáng)大了。通過這次實(shí)驗(yàn)，我感到自己所學(xué)到的還只是滄海之一粟，為了能讓自己以后有更多的資本，進(jìn)一步掌握它，我們還需要大量的時間去深入學(xué)習(xí)。以上就是我一點(diǎn)實(shí)驗(yàn)體會，還有很多不成熟的觀點(diǎn)，希望老師能給予批評指正。
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1